8.6. Мультиплексори

Мультиплексор – це комбінаційний логічний пристрій (комутатор), в якому вихід з’єднується з одним із декількох входів у відповідальності до адресного коду, поданого на його адресні входи А₀, А₁. Функціональне позначення мультиплексора та його структурна схема на чотири входи наведена на (рис. 8.10).

Відповідно структурній схемі, мультиплексор поєднує в собі дешифратор на два входи і чотири виходи та, в більшості випадків, аналогові ключі (К1…К4) на транзисторах МОП- структури. Відповідно до таблиці істинності (табл. 8.7) можна скласти логічне рівняння роботи мультиплексора:

(8.4)

Мультиплексори мають широке застосування в мікроелектронних та вимірювальних пристроях.

а) б)

Рис. 8.10. Функціональна схема (а) та позначення та мультиплексора (б)

Таблиця 8.7

Таблиця істинності мультиплексора

А0	А1	Відкриті канали
0	0
0	1
1	0
1	1

8.7. Запам’ятовуючі пристрої

Запам’ятовуючі пристрої становлять широкорозвинутий клас мікросхем середнього та великого ступеню інтеграції. Тут представлені оперативні запам’ятовуючі пристрої (ОЗП) та постійні запам’ятовуючі пристрої (ПЗП).

П остійний запам’ятовуючий пристрій на базі інтегральної мікросхеми має m- адресних входів і n виходів. Кількість входів визначає кількість адресованих комірок пам'яті, яка дорівнює 2ⁿ. На виходах формується двійкові коди, кожен з яких відповідає певній адресі комірці пам’яті. Спрощена структурна схема ПЗП зображена на рис. 8.11. Для кожної комбінації вхідних сигналів А₀, А₁, що подаються на адресні входи ПЗП, з’являється сигнал 1 на одному з виходів дешифратора D1. Між виходами дешифратора та вихідними шинами даних D0, D1, D2, ввімкнені ланцюги з двох діодів. Оскільки діоди ввімкнені послідовно та назустріч, опір ланцюга прямує до нескінченності і він не проводить струм і зв’язки між виходами дешифратора та вихідними шинами споживача відсутні.

а) б)

Рис. 8.11. Структурна схема ПЗП.

Споживач ПЗП створює потрібні зв'язки між названими виводами за допомогою спеціального пристрою - методом пробивної напруги. При цьому потрібні діоди пробиваються (в нашому разі VD2) і утворюють коротке замикання між своїми виводами. Завдяки цьому створюються постійні гальванічні зв’язки. В цьому разі адресним вхідним кодам А₀,А₁ відповідатимуть певні коди на вихідній шині даних ПЗП (табл. 8.8). В деяких видах ПЗП на виході дешифратора формується сигнал рівня 0, і в цьому разі потрібно пробивати відповідно діоди VD1.

Таблиця 8.8

Таблиця співвідношення між адресними та вихідними

кодами ПЗП

А0	А1	D0	D1	D2
0	0	1	0	1
0	1	0	1	0
1	1	1	1	1
1	1	0	1	1

Оперативно-запам'ятовуючі пристрої. Основою прист-роїв є матричне з’єднання тригерів. Для вибору комірки (тригера), розташованої в ряду і колонці матриці, служать відповідні адресні входи. При вимкненні живлення ПЗП зберігають записані до них програми, а в ОПЗ записана інформація зникає, якщо не передбачена акумуляторна підтримка живлення.