8.4. Регістри
Регістр – функціональний пристрій, призначений для збереження інформації, а також для перетворення кодів, наприклад, з паралельного в послідовний. Регістри бувають паралельні та послідовні. Регістр являє собою ряд з’єднаних між собою тригерів.
Паралельний регістр. Схема трирозрядного паралельного регістра на синхронних D- тригерах зображена на рис. 8.8,а. Як відомо, D- тригер передає інформацію з D входу на вихід по передньому фронтe тактового синхроімпульсу, який надходить на вхід С і зберігає інформацію на виході до приходу наступного імпульсу синхронізації. Числа в регістр поступають у паралельному двійковому коді або паралельному парафазному двійковому коді. Ввід у паралельному коді означає подачу інформаційних сигналів одночасно на всі входи регістра. Прихід тактового імпульсу на вхід С паралельного регістру встановлює (переписує) на виходах регістру сигнали – відповідно
та
(8.3)
Інформація зберігається у вигляді паралельного коду і може бути зчитана одночасно з усіх виходів тригерів регістра. Послідовні регістри використовують для вводу, зберігання, зсуву і виводу двійкових чисел. З подачею кожного тактового імпульсу С на вхід регістру здійснюється зсув інформації (X) з входу D на вихід Q тригера D1, з входу D (виходу D1) на вихід Q тригера D2 і з входу D (виходу D2) на вихід Q тригера D3. Після подачі послідовно трьох сигналів 1,0, 1 на вхід першого тригера (D1) синхронно з тактовними імпульсами (С) відповідно на виходах тригерів буде сформований код 101. Його можна зчитати паралельно з виходів тригерів, або послідовно з виходу останнього тригера (D3), якщо подати на об’єднані входи С три послідовних тактових імпульси.
а б
в
Рис. 8.8. Функціональні схеми регістрів:
а - паралельний, б - функціональне позначення послідовного регістру в – послідовний.
Зсув коду за допомогою регістра відбувається за допомогою спеціальної команди, яка подається на входи тригерів, причому код може зсуватися вправо чи вліво, це залежить від командних імпульсів. У інтегральній техніці отримали розповсюдження регістри універсального типу, які забезпечують можливість зсуву чисел вліво чи вправо, перетворення кодів тощо.
8.5. Дешифратори
Дешифратор – комбінаційно-логічна схема, яка для кожної комбінації кодів на виході формує логічні сигнали (0 або 1) лише на одному виході. За допомогою дешифратора, двійковий код числа перетворюється у сигнал, який може управляти вибором відповідного блока, схеми тощо. Кожній комбінації вхідних сигналів відповідає поява сигналу на одному із виходів. Задачу дешифратора на два входи можна описати набором таких рівнянь:
де X1, і Х2 – входи: Р0 ,Р1 ,Р2 ,Р3 – виходи.
Схема дешифратора на два входи зображена на рис. 8.9. Ця схема відноситься до лінійних дешифраторів.
Таблиця істинності (табл. 8.6) відображає всі стани дешифратора на два входи. Кожному набору вхідних змінних X1, Х2 повинен відповідати вихідний сигнал рівня 1.
На вході схеми – парофазний вхідний сигнал, на виході – сигнал в однофазному коді. Інвертори дозволяють ввести в дешифратор прямі і інверсні значення змінних.
Дешифратор формує логічну одиницю на тому виході, номер якого відповідає десятковому значенню двійкового числа на виході. Вони широко використовують для перетворення двійкового коду в десятковий, для цього потрібно вхід дешифратора під єднати до лічильника імпульсів.
Таблиця 8.6
Таблиця істинності дешифратора
X1 |
X2 |
Вихід |
0 |
0 |
P0 |
0 |
1 |
P1 |
1 |
0 |
P2 |
1 |
1 |
P3 |
Крім лічильних дешифраторів, існують дешифратори, що перетворюють код до коду. Такі дешифратори широко використовують для управління індикаторами, які відображають знакову інформацію.
Рис. 8.9. Структура лінійного дешифратора та його функціональні позначення