Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
цумп.doc
Скачиваний:
0
Добавлен:
01.07.2025
Размер:
425.98 Кб
Скачать

Преобразователь кода

Так как блок задания модуля счета выполнен по схеме, приведенной на рисунке 3, где результат на выходах двоично-десятичных счётчиков ИЕ2 удобен для подачи на блок индикации, и также необходимо управлять работой делителя частоты, выполненного на счетчиках К555ИЕ10, то двоично-десятичный код, сформированный в блоке задания кода, должен быть преобразован в двоичный с помощью преобразователя кода К155ПР6, а затем все его разряды проинвертированы, чтобы получить дополнение до 255 (максимальный модуль счета этой схемы без 1).

Рис. 4. Преобразователь двоично-десятичного кода в двоичный.

Генератор тактовых импульсов

Генератор тактовых импульсов выполнен по схеме мультивибратора с повышенной стабильностью (рисунок 5). Частота генерируемых импульсов определяется номинальной частотой кварцевого резонатора: 5 МГц. Переменный конденсатор C позволяет в узких пределах подстраивать частоту выходного сигнала. Резисторы R1-4 практически не влияют на частоту импульсов, но их номинал необходимо подбирать из условия надежного запуска мультивибратора: R1 = R3 = 220 Ом, R2 = R4 = 560 Ом.

Рис. 5. Принципиальная схема задающего генератора частоты с кварцевой стабилизацией.

Для схемы кварцевого генератора в качестве активного элемента используется микросхема типа К155ЛА3. Она содержит 4 логических элемента 2И-НЕ. Быстродействие логических элементов составляет около 40 нс (цикл включения-выключения), что позволяет использовать микросхему данного типа на частотах до 6…6,5 МГц.

Делитель частоты

Определим количество счетчиков типа К555ИЕ10 в схеме деления частоты при максимальном заданном коэффициенте деления К = 22:

,

следовательно, принимаем значение m = 2.

Определим максимальный для данной схемы модуль счета:

.

Определим код числа D, которое является дополнением до максимально возможного для данной схемы коэффициента деления при К равном от 2 до 22 с шагом 2:

;

D = 254, 252, 250, 248, 246, 244, 242, 240, 238, 236, 234.

Схема счетчика-делителя представлена на рисунке 6.

Рис. 6. Принципиальная схема делителя частоты.

Синхронное каскадное включение счетчиков К555ИЕ10 осуществляется следующим способом. Счетные импульсы подаются на входы С всех счетчиков параллельно, выход CR каждого счетчика подключен к входу CR следующего, а на входы Е всех счетчиков, начиная со второго, подается сигнал с выхода CR первого.

Рис. 7. Временные диаграммы работы делителя частоты при N = 18.

Диаграммы работы (рисунок 7) приведены для случая, когда на информационные входы Di подан двоичный код числа 238 (в двоичном коде: 11101110). Из временных диаграмм видно, что сигнал на первом входе логического элемента DD1.3 имеет высокий разрешающий уровень с момента загрузки в счетчик числа D до поступления на счетный вход 18-го импульса. Этот сигнал разрешает прохождение импульсов тактовой частоты на выход DD1.3 в течение времени своего действия.

Таким образом, задавая код на информационных входах счётчиков, равный коду дополнения для заданного модуля счёта, можно регулировать коэффициент деления частоты импульсов.