- •Глава 35. Структуры многоядерных процессоров для мобильных и встроенных систем
- •35.1. Общая характеристика многоядерных процессоров фирмы arm
- •35.2. Примеры структур 32-разрядных многоядерных процессоров Cortex a
- •Ядро Cortex-a15 имеет буфер на 128 декодированных команд;
- •Наиболее производительный из процессоров линейки Cortex-а5 - Cortex-а15.
- •35.3. Примеры структур 64-разрядных многоядерных процессоров Cortex a
- •35.4. Многоядерный процессор фирмы Samsung Exynos 5410 Octa
- •35.5. Многоядерные процессоры фирмы Intel со структурой Silvermont
- •Примеры структур 2-х и 4-х ядерных SoC систем с ядрами Silvermont
- •35.6. Контрольные вопросы
- •Особенности многоядерного процессора фирмы Samsung Exynos 5410 Octa
- •Особенности многоядерных систем на кристалле со структурой Silvermont фирмы Intel
Глава 35. Структуры многоядерных процессоров для мобильных и встроенных систем
35.1. Общая характеристика многоядерных процессоров фирмы arm
Область применения многоядерных процессоров Cortex A — это мобильные приложения с высокими требованиями по производительности совместно с ограниченными энергетическими ресурсами.
Многоядерные процессоры фирмы ARM поддерживают полностью когерентную кэш-память-память данных, обеспечивая как симметричную, так и асимметричную работу, собственно как и любую другую мультипроцессорную технологию.
Ядра процессора разделяют общую кэш-память-память последнего уровня (кэш-память-память L2). Это обеспечивает передачи данных между кэш-памятями ядер без необходимости доступа в оперативную память.
Оптимизированная кэш-память-память первого уровня существенно ускоряет операции с данными при сохранении достаточно низкого энергопотребления. Обеспечивается аппаратная реализация индексации и тэгирования данных кэш-памяти. Это устраняет временные издержки из-за наложения адресов или необходимости очистки кэш-памяти при смене контекста в операционной системе.
Кэш-память данных используется как при операциях чтения, так и при записи данных совместно с адаптируемым буфером записи, который позволяет существенно снизить количество обращений к оперативной памяти и может формировать запросы на массированную передачу данных из нескольких запросов к оперативной памяти. Выделение пространства кэш-памяти выполняется всего за один такт.
Все многоядерные решения фирмы ARM базируются на шинной структуре AMBA 3 AXI, дающей возможность подключать к процессорам не только оперативную память и периферийные устройства, но и другие процессоры.
Занимаемая процессорами площадь на кристалле, диапазон рабочих частот и потребляемая мощность зависят от использованного при реализации технологического процесса, библиотек компонентов и оптимизации.
Несмотря на различия в ядрах и некоторые различия в построении многоядерных вариантов процессоров все многоядерные процессоры поддерживают:
технологию ускорения выполнения java-приложений — Jazelle DBX и Jazelle RCT, которые необходимы для оптимизации процесса адаптивной компиляции на лету, а также уменьшения расхода оперативной памяти до трех раз;
технологию TrustZone для обеспечения безопасности транзакций, управления цифровыми сертификатами, создания базы для проверки и защиты прав.
35.2. Примеры структур 32-разрядных многоядерных процессоров Cortex a
Многоядерный процессор Cortex-A7
Структура многоядерного процессора Cortex-A7 приведена на рис. 35.1.
Рис. 35.1. Структура многоядерного процессора Cortex-A7
Основные особенности процессора Cortex-A7:
архитектура ARMv7-A;
расширенное адресное пространство;
возможно использование виртуализации;
один декодер;
команды выполняются по очереди;
самый энергоэффективный из всех процессоров линейки Cortex- А5 - Cortex-А15.
Многоядерный процессор Cortex-A15
Структура многоядерного процессора Cortex-A15 приведена на рис. 35.2.
Рис. 35.2. Структура процессора Cortex-A15
Основные особенности процессора Cortex-A15:
архитектура ARMv7-A;
набор команд совместимый с набором команд процессора Cortex-A7;
15-ступенчатый конвейер;
расширенное адресное пространство;
возможно использование виртуализации;
улучшенный блок предсказания ветвлений;
команды выполняются вне очереди;
