8.3. Выполнение операций с микросхемами памяти
При считывании информации происходят следующие операции.
Физический адрес преобразуется контроллером памяти в пару чисел - номер строки и номер столбца. Первым посылается на адресные линии номер строки. Дождавшись, когда сигнал стабилизируется, контроллер сбрасывает сигнал RAS в низкий уровень, сообщая микросхеме памяти о наличии информации на линии. Микросхема считывает этот адрес и подает на соответствующую строку матрицы электрический сигнал. Все транзисторы, подключенные к этой строке, открываются и поток электронов с обкладок конденсатора, устремляется на входы чувствительного усилителя.
Чувствительный усилитель декодирует всю строку, преобразуя ее в последовательность нулей и единиц, и сохраняет полученную информацию в специальном буфере. Все это (в зависимости от конструктивных особенностей и качества изготовления микросхемы) занимает некоторое время, в течение которого контроллер памяти выдерживает паузу. Наконец, когда микросхема завершает чтение строки и вновь готова к приему информации, контроллер подает на адресные линии номер колонки и, дав сигналу стабилизироваться, сбрасывает CAS в низкое состояние. Микросхема преобразует номер колонки в смещение ячейки внутри буфера. Остается всего лишь прочесть ее содержимое и выдать его на линии данных. Это занимает еще какое-то время, в течение которого контроллер ждет запрошенную информацию.
На финальной стадии цикла обмена контроллер считывает состояние линий данных, дезактивирует сигналы RAS и CAS, устанавливая их в высокое состояние.
Так как при чтении заряд ёмкостей ячеек памяти теряется, то производится подзарядка этих ёмкостей или закрытие строки (по-английски Precharge). После закрытия строки дальнейшее считывание данных невозможно без повторной активации.
Задержка между подачей номера строки и номера столбца на техническом жаргоне называется "RAS to CAS delay" (tRCD). Задержка между подачей номера столбца и получением содержимого ячейки на выходе - "CAS delay" (tCAC), а задержка между чтением последней ячейки и подачей номера новой строки - "RAS precharge" (tRP).
При записи данных всё происходит точно так же, только чтение меняется на запись и при закрытии строки происходит непосредственная запись в массив памяти.
Со временем конденсаторы ячеек разражаются и их необходимо подзаряжать. Операция подзарядки называется регенерацией (по-английски Refresh) и выполняется каждые 64 мс для каждой строки массива памяти.
8.4. Различия между памятями sdr, ddr, ddr2 , ddr3, ddr4
По большей части микросхемы DDR, DDR2, DDR3, DDR4 похожи на микросхемы SDR так, все типы микросхем, как правило, имеют одинаковую логическую организацию (при одинаковой емкости) и одинаковый командно-адресный интерфейс. Фундаментальные различия между SDR и DDR, DDR2, DDR3, DDR4 лежат в организации логического слоя интерфейса данных.
По использовании памяти типа SDR данные передаются только по положительному перепаду («фронту») синхросигнала. При этом внутренняя частота функционирования микросхем совпадает с частотой внешней шины данных (между контроллером памяти и источником запроса (например, процессором), а ширина внутренней шины данных SDR (от непосредственно ячеек до буферов ввода-вывода) совпадает с шириной внешней шины данных.
При использовании памяти типа:
DDR - данные передаются дважды за один такт шины данных — как по положительному перепаду синхросигнала («фронту»), так и по отрицательному («срезу»);
DDR2 - данные передаются четыре раза за один такт шины данных;
DDR3 - данные передаются восемь раз за один такт шины данных.
DDR4 - данные передаются 16 раз за один такт шины данных.
Возникает вопрос — как можно организовать увеличенную в 2i (i=1,2,3,4) скорость передачи данных по отношению к частоте шины памяти? Возможны два решения — можно либо увеличить в 2i раз внутреннюю частоту функционирования микросхем памяти (по сравнению с частотой внешней шины), либо увеличить в 2i раз внутреннюю ширину шины данных (по сравнению с шириной внешней шины) и передавать данные из микросхемы большей в 2i раз частотой.
Более простым и эффективным, исходя как из технологических, так и экономических соображений, является второе решение, которое и применяется в устройствах с памятью типа DDRn . Такая структура, применяемая в компьютерах с памятью DDRn, называется структурой «2in-предвыборки» (2in-prefetch). В этой структуре из памяти читается 2in байтов, а по внешней шине данных n раз передаются 2i элементов (разрядность внешней шины данных равна 2i). Аналогично, каждая команда записи данных ожидает поступления 2i элементов по внешней шине данных. Именно это обстоятельство объясняет, почему величина «длины пакета» (Burst Length, BL) при передаче данных в устройствах DDRn не может быть меньше 2i.
Различия между оперативными памятями стандартов SDR, DDR, DDR2, DDR3 приведены на рис. 8.3.
Рисунок 8.3а . Передача данных из памяти SDR
Рисунок 8.3б. Передача данных из памяти DDR1
Рисунок 8.3в. Передача данных из памяти DDR2
Рисунок 8.3г. Передача данных из памяти DDR3
Среди плюсов памяти DDRn по сравнению с памятью DDR(n-1) следует отметить снизившееся напряжение питания. Этот эффект достигнут благодаря внедрению производителями микросхем памяти более современных технологических процессов.