Московский государственный технический университет им. Н.Э. Баумана

УТВЕРЖДАЮ

Заведующий кафедрой ИУ-6 «Компьютерные системы и сети»

_____________ А.В. Пролетарский

СХЕМОТЕХНИКА ЭВМ

Методические указания к домашним заданиям

«Синтез и анализ комбинационных схем».

Москва 2015

Данные методические указания составлены в соответствии с учебным планом «Направление подготовки-230100-Информатика и вычислительная техника, Профиль-Вычислительные машины, комплексы, системы и сети, Квалификация-бакалавр» и программой дисциплины «Схемотехника ЭВМ», рассмотрены и одобрены кафедрой ИУ6 «Компьютерные системы и сети».

Московский государственный технический университет им. Н.Э. Баумана

Автор В.Ф. Жирков

Введение

Учебным планом по дисциплине «Схемотехника ЭВМ» предусмотрены три домашних задания в пятом семестре.

Цель домашних заданий – синтез и анализ комбинационных схем.

Теоретический подход к синтезу комбинационных схем широко освещается в технической литературе. Однако при практическом применении комбинационных схем, к которым относятся типовые функциональные узлы ЭВМ и цифровых устройств (дешифраторы, шифраторы, мультиплексоры, демультиплексоры, сумматоры, узлы контроля, преобразователи кодов и др.) и специализированные узлы, при анализе их функционирования разработчик сталкивается с явлением возникновения ложных выходных сигналов, не предусмотренных теоретической моделью схемы на языке алгебры логики. Ложные выходные сигналы возникают потому, что теоретическое описание работы схемы не учитывает переходные процессы в источниках входных сигналов, задержки входных сигналов схем, поступающих от разных источников, по линиям связи различной длины, претерпевающих временные задержки и искажения фронтов и спадов сигналов. В этих случаях говорят о гонках, или состязаниях, входных (двух и более) сигналов, приводящих к этому нежелательному явлению. Учет этих факторов затруднен, а в большинстве практических случаев невозможен. Наиболее эффективным способом исключения ложных выходных сигналов, вызванных гонками входных сигналов, является стробирование в асинхронных комбинационных схемах и синхронизация приема выходных сигналов комбинационных схем на входах синхронных триггеров.

Вопросам теоретического синтеза комбинационных схем, анализу их работы, выявлению и объяснению появления ложных выходных сигналов и их устранению с помощью стробирования и синхронизации приема сигналов в запоминающие элементы (триггеры) посвящены три домашних задания, объединенных общей темой «Синтез и анализ комбинационных схем».

Задачами, которые решаются в процессе выполнения домашних заданий, являются:

-освоение методики синтеза комбинационных схем;

-выполнение анализа функционирования комбинационных схем;

-выявление помех в комбинационных схемах, не предусмотренных математическим описанием (моделью) схем функциями алгебры логики и вызванных гонками (состязаниями) входных сигналов и переходными процессами в схемах;

-освоение эффективного метода борьбы с помехами, вызывающими риски сбоя в комбинационных и последовательностных схемах;

-введение стробирования и синхронизации (тактирования).

В данных методических указаниях предлагаются домашние задания №1, №2 и №3 «Синтез и анализ комбинационных схем», которые выполняются последовательно.

1 Домашние задания «Синтез и анализ комбинационных схем»

Дана: функция алгебры логики (ФАЛ) f(x₄, x₃, x₂, x₁) четырех переменных x₄, x₃, x₂, x₁. ФАЛ определена номерами наборов, на которых она равна единице.

Требуется выполнить:

1.1 Домашнее задание №1:

-составить таблицу истинности ФАЛ;

-по таблице истинности найти совершенные дизъюнктивную и конъюнктивную нормальные формы ( СДНФ и СКНФ ) функции f(x₄, x₃, x₂, x₁); представить СДНФ и СКНФ функции на картах Карно;

-минимизировать функцию f(x₄, x₃, x₂, x₁), определив ее минимальные дизъюнктивную и конъюнктивную нормальные формы (ДНФ и КНФ);

-преобразовать минимальные ДНФ и КНФ ФАЛ f(x₄, x₃, x₂, x₁) в базисы функций И-НЕ и ИЛИ-НЕ соответственно;

-составить логические схемы в базисах логических элементов (ЛЭ) И-НЕ и ИЛИ-НЕ, реализующих заданную ФАЛ;

-провести анализ временных диаграмм работы логических схем в базисах ЛЭ И-НЕ и ИЛИ-НЕ, выявить ложные сигналы на выходе, вызванные гонками входных сигналов.