- •Задание на выполнение контрольной работы № 2
- •Задание на выполнение контрольной работы № 3
- •Задание на выполнение контрольной работы № 4
- •Синтез управляющего автомата
- •Управляющие автоматы с жесткой логикой
- •Проектирование уа в заданном базисе логических элементов.
- •Проектирование уа на плм.
- •Проектирование уа на основе распределителей сигналов.
- •Управляющие автоматы с программируемой логикой.
- •Задание на выполнение контрольной работы №2
- •Кодирование поля микроопераций микрокоманды.
- •Способы адресации микрокоманд. Структура формирователя адреса.
- •1.2.4.Синхронизация работы микропрограммного автомата.
- •Контроль работы пмк. Схема контроля.
- •Техника построения микропрограмм.
- •Синтез операционного автомата.
- •Типовые структуры операционных автоматов.
- •Задание на выполнение контрольной работы №3
- •2.1.2 Методика выполнения типовых операций.
- •2.1.3. Принципы функционирования операционных автоматов.
- •3. Память обрабатывающего устройства.
- •3.1. Организация памяти обрабатывающих устройств.
- •3.1.1. Задание на выполнение контрольной работы № 4.
- •3.1.2. Оперативные запоминающие устройства.
- •3.1.3. Постоянные запоминающие устройства.
- •4. Задание на курсовое проектирование
- •6. Рекомендуемая литература
Управляющие автоматы с жесткой логикой
Обобщенная структурная схема УА с жесткой логикой приведена на рис. 3. комбинационная часть (КЧ) реализуется на дискретных элементах заданного базиса. Память представляется в виде операционного элемента типа «регистр». На вход КЧ поступают осведомительные сигналы X1 и внешние сигналы A,B,C, которые соответственно инициируют установку автомата в начальное состояние, запуск и синхронизацию переходов из состояния в состояние. Длительность сигнала A должна обеспечивать подключение триггерного элемента памяти. Запускающий сигнал B используется для переключения автомата из нерабочего состояния в рабочее, т.е. в состояние, когда под воздействием синхронизирующего сигнала C он, в соответствии с микропрограммой функционирования, осуществляет переходы из одного состояния в другое и вырабатывает управляющие сигналы Yj≠0. Сигнал B принимает единичное значение, когда необходимо начать реализацию микропрограммы. Во время выполнения микропрограммы, т.е. начиная со второго такта, B должен быть равен 0. Синхронизирующий сигнал C поступает на вход автомата с частотой f=1/T, где Т – длительность рабочего такта автомата.
Существует два основных подхода к определению длительности рабочего такта.
1. Длительность рабочего такта определяется временем выполнения в ОА самой длительной микрооперации, т.е. Т= τmax. При этом будет наблюдаться существенная потеря быстродействия. Так если τi – длительность выполнения i-ой микрокоманды в микропрограмме, состоящей из S микрокоманд, то непроизводительные затраты времени при выполнении микропрограммы можно оценить величиной
s
Тпотерь = ∑(τmax – τi)
i=1
если учесть, что частота появления в микропрограмме микрооперации с длительностью исполнения τmax обычно невелика, а разброс значений τi может быть значительным, то величина Тпотерь может составлять половину общего времени выполнения микропрограммы.
2. Длительность рабочего такта выбирается меньшей, чем τmo, но большей длительности исполнения, наиболее часто встречающейся в микропрограммах, микрооперации. В этом случае непроизводительные потери времени существенно сокращаются, однако, при проектировании ОА необходимо предусмотреть выработку сигнала окончания микрооперации (ZОА ) для микрооперации, длительность исполнения которых превышает Т.
В зависимости от конкретного элементного базиса, используемого при проектировании, как комбинационной части автомата, так и памяти, различают три подхода к реализации УА с жесткой логикой.
1- Уа на основе заданного базиса логических элементов (комбинационная часть, призванная вырабатывать управляющие сигналы и сигналы возбуждения входов элементов памяти, реализуется в виде комбинационной схемы на логических элементах типа И-ИЛИ-НЕ, И-НЕ, ИЛИ-НЕ);
2- УА на основе программируемых логических матриц – ПЛМ (комбинационная часть реализуется путем программирования одной или нескольких ПЛМ-БИС с регулярной структурой матричного типа);
3- УА на основе распределителей сигналов – РС (отличительной особенностью такой структуры УА является использование в качестве памяти операционного элемента типа «счетчик» и отсутствие обратной связи с выходов элементов памяти на вход комбинационной схемы).
Контрольная работа №1
Задача 1. Построить функциональную схему управляющего автомата в заданном базисе логических элементов.
Исходные данные:
А. Граф-схема алгоритма функционирования автомата (№ 1+12, см. рис. 4,5,6).
Б. Набор логических элементов: И,ИЛИ,НЕ 1; И-НЕ 2; ИЛИ-НЕ 3.
В. Тип триггера JK 1; RS 2; D 3; T 4.
Г. Абстрактная модель автомата :
автомат Мура1; автомат Мили2.
Задача 2. Синтезировать управляющий автомат на ПЛМ (n,m,q).
Исходные данные:
А. (см. задача 1)
Б. (см. задача 1)
В. (см. задача 1)
Д. n – количество входов: 5,6.7.
Е. m – количество выходов:5.6,7.
Ж. q – количество промежуточных переменных: 5,6,7
Задача 3. Синтезировать управляющий автомат на основе распределителей сигналов.
Исходные данные:
А. (см. задача 1).
Б. (см. задача 1).
ВАРИАНТЫ ЗАДАНИЙ
Исходные данные (параметры) по всем задачам заданного варианта приведены в таблице 1. Номер варианта задания определяется по правилу:
№ варианта = (№ зачетной книжки(2 последние цифры)) mod 36
-
Номер варианта
А
Б
В
Г
Д
Е
Ж
0
1
3
4
1
5
7
6
1
2
2
3
2
6
5
7
2
3
1
2
1
7
6
5
3
4
3
1
2
5
5
6
4
5
2
4
1
6
6
5
5
6
1
3
2
7
7
7
6
7
3
2
1
5
6
7
7
8
2
1
2
6
7
6
8
9
1
4
1
7
5
5
9
10
3
3
2
5
7
7
10
11
2
2
1
6
5
5
11
12
1
1
2
7
6
6
12
1
3
4
1
5
5
5
13
2
2
3
2
6
6
7
14
3
1
2
1
7
7
6
15
4
3
1
2
5
6
5
16
5
2
4
1
6
7
6
17
6
1
3
2
7
5
7
18
7
3
2
1
5
7
6
19
8
2
1
2
6
5
5
20
9
1
4
1
7
6
7
21
10
3
3
2
5
5
6
22
11
2
2
1
6
6
7
23
12
1
1
2
7
7
5
24
1
3
4
1
5
6
7
25
2
2
3
2
6
7
5
26
3
1
2
1
7
5
6
27
4
3
1
2
5
7
7
28
5
2
4
1
6
5
6
29
6
1
3
2
7
6
5
30
7
3
2
1
5
5
5
31
8
2
1
2
6
6
6
32
9
1
4
1
7
7
7
33
10
3
3
2
5
6
5
34
11
2
2
1
6
7
7
35
12
1
1
2
7
5
6