3.1.2. Оперативные запоминающие устройства.

Структурная организация полупроводниковых ОЗУ основывается на использовании модульного принципа. Суть этого принципа состоит в том, что ОЗУ емкостью N*n сроится на основе модулей, т.е. специальных микросхем БИС ОЗУ (N`*n`), где N`≤N и n`≤n. :-) Используя правила наращивания слов и увеличение их разрядности, соединив (N*n)/(N`*n`) Бис ОЗУ в единую схему, можно синтезировать ОЗУ заданной информационной емкости /10/. Основные конструктивные характеристики ОЗУ (быстродействие, надежность, потребляемая мощность) зависят от способов организации накопителя и типов запоминающих элементов. По способу хранения информации различают статические и динамические БИС ОЗУ. В статических БИС в качестве запоминающих элементов используются бистабильные триггерные элементы, что определяет потенциальный характер управляющих сигналов и возможность считывания информации без ее разрушения. В динамических БИС ОЗУ для хранения информации используются запоминающие конденсаторы, требующие периодического восстановления (регенерации) состояния элементов памяти. По технологическому исполнению БИС ОЗУ длятся на биполярные, использующие схемотехнику ТТЛ, ЭСЛ, И²Л, и полевые, использующие МОП технологию.

3.1.3. Постоянные запоминающие устройства.

При проектировании ПЗУ большой емкости возникает проблеме создания единой системы постоянной памяти из имеющихся в наличии БИС ПЗУ. Наиболее просто осуществляется процедура наращивания разрядности строки запоминающего массива ПЗУ, для чего объединяются одноименные адресные входы и входы выборки БИС ПЗУ. Увеличение количества строк требует, кроме объединения одноименных адресных входов БИС, расширения адресного поля ПЗУ за счет добавления кода (номера) выбираемой БИС. Дополнительное адресное поле после подается на дешифратор выбора микросхемы, выходы которого подключаются к соответствующим входам выбора БИС. Одноименные выходы БИС при этом также объединяются. Наращивание информационной емкости накопителя ПЗУ как по горизонтали, так и по вертикали объединяет все перечисленные рекомендации.

При проектировании ПЗУ существенным является вопрос выборки слова. При однократной выборке из накопителя выдается содержимое целой строки. Такая строка может содержать и несколько информационных слов. В этом случае для выделения нужного слова используется специальный селектор. Двухкоординатная выборка позволяет обратиться конкретно к адресному слову. Одним их наиболее важных характеристик БИС ПЗУ является организация выборки необходимых запоминающих элементов в накопителе (способ считывания информации). От него зависит быстродействие ПЗУ в целом. Параллельное считывание имеет преимущество по этому показателю перед последовательным. Однако последовательное считывание уменьшает аппаратурные затраты.

4. Задание на курсовое проектирование

1. общие сведения об ЭВМ. Классификация, характеристики. Этапы и перспективы развития ЭВМ.

2. Структура ЭВМ общего назначения.

3. Режимы работы ЭВМ.

4. Операционные устройства. Принцип микропрограммного управления. Представление микропрограмм.

5. Стандартные операционные элементы средств вычислительной техники.

6. Операционные автоматы с закрепленными микрооперациями.

7. Операционные автоматы с общими микрооперациями. Структура операционной и запоминающей части операционного автомата.

8. Арифметико-логические устройства ЭВМ. Назначение и структура.

9. Классификация операций ЭВМ. Форматы данных.

10. Алгоритм выполнения арифметических операций сложения, вычитания и сравнения над двоичными числами в формате с фиксированной точкой.

11. Алгоритм выполнения арифметических операций умножения и деления над двоичными числами в формате с фиксированной точкой.

12. Алгоритм выполнения арифметических операций сложения, вычитания и сравнения над двоичными числами в формате с плавающей точкой.

13. Алгоритм выполнения арифметических операций умножения и деления над двоичными числами в формате с плавающей точкой.

14. Алгоритм выполнения арифметических операций сложения, вычитания и сравнения над целыми десятичными числами произвольной длины.

15. Алгоритм выполнения арифметических операций умножения и деления над целыми десятичными числами произвольной длины.

16. Операции над логическими переменными.

18. Операции сдвига.

17. Управляющие автоматы с жесткой логикой. Этапы синтеза.

18. Управляющие автоматы на основе распределителей сигналов. Методы проектирования.

19. Программируемые логические матрицы. Структурная и функциональная организация.

20. Синтез УА на ПЛМ. Тривиальная реализация.

21. Синтез УА на ПЛМ. Методы расширения по выходам и термам.

22. Синтез УА на ПЛМ. Расширение по входам.

23. Структура УА с программируемой логикой.

24. Методы кодирования микрокоманд. Горизонтальное и вертикальное микропрограммирование. Схемы формирования сигналов микроопераций.

25. Смешанное микропрограммирование. Алгоритмы кодирования для подмножеств несовместимых микроопераций.

26. Смешанное микропрограммирование. Алгоритмы кодирования для несовместимых подмножеств микроопераций.

27. Способы адресации микрокоманд. Принудительная адресация. Схемы формирования адреса.

28. Способы адресации микрокоманд. Естественная адресация. Схемы формирования адреса.

29. Задание длительности исполнения микрокоманд. Схемы задержки.

30. Организация контроля информации микрокоманд. Схемы контроля.

31. Методы повышения быстродействия УА. Опережающая и параллельная выборка микрокоманд.

32. Сравнительная характеристика УА с жесткой и программируемой логикой.

33. Процессор. Назначение, функциональная и структурная организация.

34. Алгоритм функционирования центрального устройства управления.

35. Структура команд. Алгоритм выборки команд.

36. Арифметико-логические устройства. Функциональная и структурная организация.

37. Адресация информации. Алгоритм выборки операндов в случае прямой, косвенной и относительной адресации.

38. Страничная и сегментная адресация информации.

39. Команды передачи управления. Условный и безусловный переход. Команды замещения, обращения к подпрограммам и организация циклов.

40. Системы прерывания ЭВМ. Назначение, классификация источников сигналов прерываний. Общий алгоритм функционирования системы прерывания.

41.Способы организации системы прерываний. Обслуживание прерываний методами циклического и периодического опроса.

42. Системы прерываний с абсолютными, относительными и смешанными приоритетами. Многоступенчатость систем прерываний.

43 Запоминающие устройства. Назначение, структурная организация, классификация ЗУ. Организация памяти ЭВМ.

44. Полупроводниковые ЗУ. Запоминающие элементы БИС ЗУ на биполярных и полевых транзисторах.

45. Типовая структура статического БИС ЗУ. Режимы работы.

46. Модульный принцип построения ЗУ. Объединение БИС ЗУ по входам и выходам.

47. динамические ЗУ. Запоминающие элементы динамических БИС ЗУ.

48. структурная организация динамического БИС ЗУ. Режимы работы

49. принципы построения и структурная организация многоблочного ЗУ. ЗУ с многоканальным доступом и расслоением обращений.

50. средства защиты памяти. Методы граничных средств, признаков и ключей.

51. постоянные ЗУ. Классификация ПЗУ, типы элементов связи ПЗУ.

52. структурная организация БИС ПЗУ. Режимы работы.

53. сверхоперативные ЗУ. СОЗУ прямой адресации.

54. сверхоперативные ЗУ. СОЗУ магазинного типа.

55. ассоциативные ЗУ. Структурная организация АЗУ. Алгоритм обращения к памяти, содержащей АЗУ. Методы выбора слов для удаления из АЗУ.

56. система автоматизированного контроля и диагностики неисправностей ЭВМ. Назначение, основные характеристики и алгоритм функционирования.

57. основные методы контроля и диагностики, используемые в ЭВМ.

58. аппаратные методы контроля выполнения микроопераций суммирования, счета, сдвига.

59. аппаратные методы контроля передачи информации.