Системы реального времени

РГЗ №1 “Разработка драйвера универсального адаптера сбора данных под MS DOS”:

1. В соответствии с документацией на многофункциональный адаптер ACL-8112 DG и адаптер аналогового вывода А-626 написать драйвер, обеспечивающий ввод и вывод аналоговой и дискретной информации в реальном времени под MSDOS в режиме программного опроса.

Базовый адрес ACL-8112 DG = 230_H, Базовый адрес А-626 = 2C0_H.

а) Входные аналоговые сигналы внешнего физического интерфейса обрабатывать следующим образом:

• каналы 0 и 1 оцифровываются АЦП платы ACL-8112 DG, отображаются в текстовом режиме в виде

MSB= …__LSB=…__WORD=…__REAL=… и выводятся без изменений в 0 и 1 каналы ЦАП платы ACL-8112 DG;

• каналы 2 и 3 оцифровываются АЦП платы ACL-8112 DG, отображаются в текстовом режиме в виде

MSB= …__LSB=…__WORD=…__REAL=… и выводятся без изменений в 0 и 1 каналы ЦАП платы А-626.

б) Все каналы дискретного ввода инвертируются, отображаются в текстовом режиме в виде DIL=…__DIH=… и выводятся в каналы дискретного вывода в порядке DI0 в DO0, DI1 в DO1, …, DI15 в DO15.

в) Реализовать подсистему контроля длительности шага квантования с использованием:

• системного таймера RTC;

• нулевого таймер-счетчика платы ACL-8112 DG.

г) Сгенерировать 4 синусоидальных сигнала в диапазоне ± 10В, отобразить их в текстовом режиме в виде

MSB= …__LSB=…__WORD=…__REAL=… и вывести в каналы со 2^го по 5^й ЦАП платы аналогового вывода А-626. При этом частоты сигналов должны соотноситься как 1:2:4:8.

2. Источник сигналов для плат ввода-вывода, приемник их сигналов и минимальный интерфейс реализован в Genie 3.0. Файл стратегии adio_tst.gni.

3. Начертить общую блок-схему программы драйвера, включающую процедуры инициализации, ввода аналоговых и дискретных сигналов, преобразования кодов, соответствующих аналоговым сигналам, и логических функций преобразования дискретных сигналов, вывода аналоговых и дискретных сигналов, контроля длительности шага квантования.

4. Начертить подробные блок-схемы процедур программы с комментариями.

5. Представить листинг программы драйвера и с комментариями.

_____________________________________________________________________________________________

Выдержка из документации на многофункциональный адаптер acl-8112 dg.

4. Registers Structure & Format

The detailed descriptions of the register format and structure of the DAS BOARD are specified in this chapter. This information is quite useful for the programmer who wish to handle the card by low-level program.

In addition, the low level programming syntax is introduced. This information can help the beginners to operate the DAS BOARD in the shortest learning time.

4.1 I/o Port Address

The DAS BOARD requires 16 consecutive addresses in the PC I/O address space. The Table 4.1 shows the I/O address of each register with respect to the base address. The function of each register also be shown.

I/O Address	Read	Write
Base + 0	Counter 0	Counter 0
Base + 1	Counter 1	Counter 1
Base + 2	Counter 2	Counter 2
Base + 3	Not Used	8254 Counter Control
Base + 4	A/D low byte	CH1 D/A low byte
Base + 5	A/D high byte	CH1 D/A high byte
Base + 6	DI low byte	CH2 D/A low byte
Base + 7	DI high byte	CH2 D/A high byte
Base + 8	Not Used	Clear Interrupt Request
Base + 9	Not Used	A/D Range Control
Base + 10	Not Used	Channel MUX
Base + 11	Not Used	Mode Control
Base + 12	Not Used	Software A/D trigger
Base + 13	Not Used	DO low byte
Base + 14	Not Used	DO high byte
Base + 15	Not Used	Not Used

Table 4.1 I/O Address