1.4. Комбінаційні і послідовні пристрої

Існує два класи цифрових пристроїв: комбінаційні і послідовні.

Комбінаційні пристрої характеризуються відсутністю пам'яті.

Сигнали на їхніх виходах у будь-який момент часу однозначно визначаються сполученням сигналів на входах і не залежать від попередніх станів

де Y= {y₁, y₂,…, y_m } -двійковий вектор;

X={х₁, х₂,..., х_n} - двійковий вектор аргумента.

Перетворення полягає в тому, що кожній, вхідної комбінації х₁, х₂,... ,х_n відповідає визначена вихідна комбінація у₁, y₂, …, y_n

Схемними ознаками комбінаційних пристроїв служить відсутність ланцюгів зворотного зв'язку, тобто замкнутих петель, для проходження сигналів з виходів на входи. Комбінаційні пристрої характеризуються великою розмаїтістю, однак серед них можна виділити ряд типових, що найбільше часто зустрічаються на практиці. До них відносяться суматори, дешифратори, шифратори, перетворювачі кодів, мультиплексори, де - мультиплексори, схеми порівняння кодів і ін.

До класу послідовних пристроїв відносяться цифрові пристрої з пам'яттю, у яких значення вихідних сигналів визначаються не тільки значеннями вхідних сигналів у даний момент, але і станом елементів пам’яті.

У послідовних пристроях значення вихідних сигналів протягом поточного такту t визначаються значеннями вхідних сигналів протягом цього, а також ряду попередніх тактів

Реалізація такого оператора означає , що послідовні пристрої мають запам'ятовування вхідних змінних. Пам'ять пристрою може охоплювати довільне , але обов'язково кінцеве число тактів.

Послідовні цифрові пристрої називають також багатотактнимичи кінцевими автоматами. До основних типів таких пристроїв відносяться тригери і реалізовані на їхній основі більш складні пристрої: регістри, лічильники, розподільники імпульсів, запам’ятовуючі, пристрої й ін.

1.5. Проектування комбінаційних схем

Проектування комбінаційних схем, зводиться до побудови оптимального в деякому сенсі пристрою, що моделює закон функціонування цифрового автомата без пам'яті, представленого однією булевою функцією чи системою булевих функцій. До вимог оптимальності можуть бути віднесені вартість і складність устаткування, швидкодія і надійність, однорідність структури, габарити й ін.

Побудові структури комбінаційної схеми (КС) передує вибір логічних елементів (ЛЄ), з яких буде будуватися проектована схема. Для побудови схеми, що реалізує будь-яку булеву функцію, система ЛЄ повинна бути функціонально і фізично повною.

Одним з основних критеріїв одержання оптимальної структури проектованої схеми є мінімальність числа елементів, необхідних для її реалізації. Для комбінаційних схем забезпечення цього критерію пов’язано представленням вихідної булевой функції в мінімальній формі. Наступним етапом є вибір функціонального складу логічних елементів і перехід до відповідного логічного базису в підлягаючих реалізації функціях. Цей етап потрібний тому, що мінімальна функція, отримана раніше, виражена звичайно в ДНФ чи КНФ, тобто через логічний базис І,АБО,НІ Разом з тим практично використовувані серії елементів представляють проектувальнику інший логічний базис (дуже часто ця операція І-НІ, АБО-НІ). Отже потрібно перейти до того логічного базису, що відповідає обраним елементам.

Після вибору необхідного логічного базису виконується складання структурної схеми проектованого

ПРИКЛАД.

Необхідно побудувати логічну схему мажоритарного лемента "2" з "З" (див.табл. 1.6) на елементах І-НІ, АБО-НІ, І-АБО-НІ .

1. Таблиця істинності задана.

2. Складається по таблиці істинності СДНФ, СКНФ і інверсна СДНФ.

2.1. СДНФ

2.2. СКНФ

2.3. Інверсно-диз'юнктивна форма

3. Мінімізація заданої функції виконується за допомогою карти Карно (мал. 1.8). Відповідно до карти Карно (мал. 1.8) одержуємо мінімальні форми.

Рис. 1.8. Карта Карно для мажоритарного елемента

3.1 МДНФ

3.2. МКНФ

3.3. Інверсія МДНФ. Клітинки карти Карно, не зайняті 1, відповідають мінтернам , які входять до складу інверсної СДНФ заданої функції. Тому, поєднуючи клітини, не зайняті 1,

Рис.1.9 Структурні схеми мажоритарного елемента ”2” з ”3” на елементах а-І-НІ, б- АБО-НІ, в- І-АБО-НІ

Необхідно врахувати, що для реалізації заданої функції можуть знадобитися елементи з великим числом входів m, тоді як логічні елементи, що випускаються у виді МІС. мають т=4...5. Щоб реалізувати такі функції необхідно виконати декомпозицію МДНФ.

У ряді випадків досить зробити факторизацию МДНФ (інверсної МДНФ) і перетворити отриманих виражень для реалізації на елементах обраного типу. Наприклад, для функції Y одержуємо:

При такому представленні функції V виконується тільки за допомогою елементів І-НІ, що мають т=2 (мал. 1.10). Однак, число елементів і каскадів у логічній схемі зростає в порівнянні з варіантом, реалізованим на елементах з т=3.

Рис. 1.10 Реалізація заданої функції чотирьох змінних

на елементах І-НІ, що мають т=2

Таким чином обмеження на число входів m, що маютьмісце на практиці приводять до ускладнення логічної схеми і погіршенню її характеристик: збільшенню споживаної потужності, зниженню швидкодії.

Аналіз синтезованих схем виконується за допомогою перевірки відповідності їхніх параметрів вимогам технічного завдання і вибору найбільш вдалого схемного варіанта.

При проектуванні, параметри використаних логічних елементів (потужність Р_е затримка t_e. Завадостійкість Ш та ін.) є відомими і зазначені в довідниках. Для оцінки отриманих схемних варіантів досить знайти загальну споживану потужність і затримку підключення

де N_e - число елементів у схемі; k - число послідовно включених елементів у каскадах синтезованої схеми.