7.6. Програмувальні логічні матриці

Програмовані логічні матриці (ПЛМ) відносяться до ВІС з регулярною структурою з великим ступенем універсальності матричного типу. У залежності від внутрішньої структури ПЛМ поділяються на ПЛМ комбінаційного типу і ПЛМ із пам'яттю. Програмована логічна матриця може застосовуватися в якості 3П, перетворювача кодів, генератора логічних функцій, виконувати довільні логічні операції і т.п. Основу ПЛМ комбінаційного типу складають матриці М₁ і М₂ і вхідний і вихідний буфери(мал. 7.16). Матриця М1 формує k кон`юнкцій вхідних перемінних, а матриця М<sub>2</sub> - n диз'юнкцій від кон`юнкцій М₁. Число входів може досягати десятків, а число ланцюгів Z₁, Z₂, ..., Z_k - більш ста.

Мал.7.16. Структура ПЛМ комбінаційного типу

Вхідний буфер призначений для формування прямих і інверсних значень вхідних перемінних Х₁, Х₂,...,Х_т а вихідний буфер - для підсилення і формування вихідних сигналів Y₁, Y₂, ...,Y_n.

Прямі й інверсні значення вхідних сигналів Х₁,Х₂ ,..., Х_т утворять на виходах Z₁, Z₂, ..., Zk функції

де X_i = Х_і або _t , або 1 (одиниця буде у випадку відсутності зв'язку зі змінною Х_і). Кількість функцій Z буде залежати від числа логічних елементів, що формують вертикальні шини. Сформовані аналогічно вихідні сигнали Y_i відповідають рівнянню

Принципова схема ПЛМ представлена у виді системи вертикальних і горизонтальних ліній, у кожній крапці перетинання яких стоїть елемент (діод, транзистор і т.п.), що з'єднує відповідні горизонтальну і вертикальну лінії (мал. 7.17, а). Вертикальні лінії матриці МІ відповідають виходам елементів І до яких підключаються будь-які горизонтальні лінії. У матриці М₂ горизонтальні лінії відповідають виходам АБО елементів, до яких можуть підключатися вертикальні лінії. Такі з'єднання вертикальних і горизонтальних ланцюгів умовно позначені крапками. На мал. 7.17,б показані діодні об'єднувачі, що виконують операції кон'юнкії в матриці і диз'юнкції в матриці.

Мал. 7.17. Принципова схема ПЛМ (а), схемна реалізація елементів І(б), АБО елементів (в)

Програмуюча логічна матриця може реалізувати будь-яку систему перемикаючих функцій, що містить до п функцій від m перемінних, якщо тільки ця система містить не більш k різних елементарних добутків. Для зменшення числа використовуваних елементів і спрощення їхньої комутації вихідні функції задаються у виді МДНФ, отримані за допомогою методів спільної мінімізації.

У залежності від способу фізичної організації міжз'єднань ПЛМ вони підрозділяються на ПЛМ, програмуючі в процесі виготовлення (замовлені ПЛМ), і ПЛМ, програмуючі користувачем. У першому випадку програмування ПЛМ - занесення інформації в матриці - виробляється в процесі виготовлення ПЛМ металізацією ділянок матриці через спеціальну маску (шаблон), у результаті чого здійснюється підключення діодів і транзисторів у відповідних місцях матриці. В другому випадку занесення інформації в ПЛМ здійснюється електричним програмуання на спеціальному устаткуванні випалюванням перемички чи встановленням з'єднання подачею токового імпульсу великої амплітуди (20...200 ма) у відповідний ланцюг матриці. Вихідною інформацією для програмування ПЛМ служить таблиця представлення вихідної системи булевих функцій. Наприклад, у табл. 7.4 представлена наступна система булевих функцій чотирьох змінних (див. мал. 7.17,а):

Таблиця 7.4

N	X1	X2	X3	X5	Y1	Y2	Y3	Y4
Z1	0	-	1	0	0	0	1	1
Z2	1	1	-	-	1	1	1	1
Z3	-	0	1	-	0	1	1	0
Z4	0	-	0	0	1	0	1	1

Реальні ПЛМ мають велике число рядків і стовцців. Наприклад, за допомогою мікросхеми злектрично програмуючої ПЛМ типу 556РТ1, умовне графічне зображення якої представлено на мал. 7.18,а, можна реалізувати вісім булевих функцій від 16 перемінних. Загальне число кон'юнкцій для усіх функцій у ДНФ кожній функції не повинне перевищувати 48. Висновки мікросхеми 556РТ1 мають наступне призначення: ХО-Х15 - входи двійкових перемінних; FO-F7 - виходи булевих функцій; РП - вхід дозволу програмування: РВ - вхід дозволу вибірки.

У випадку, якщо для, реалізації системи булевих функцій необхідне загальне число кон'юкцій більше припустимого для одної конкретної ПЛМ, то необхідно збільшення числа кон'юкцій може бути досягнуто паралельним включенням відповідних входів і виходів декількох мікросхем корпусів, мікросхем

Рис. 7.18. Умовне графічне позначення ПЛМ (а), паралельне включення ПЛМ для збільшення числа їкон'юнкцій (б), паралельне включення ПЛМ для збільшення числа виходів (в)

ПЛМ, для яких входи РВ повинні бути заземлені (мал. 7.18,6), а для збільшення числа реалізованих булевих функцій ПЛМ варто з'єднати однойменні входи декількох ПЛМ (мал. 7.18,в).

Список літератури

1. Алексенко А.Г.,.Шагурин И.И. Микросхемотехника. -М.: Радио и связь, 1990. -496с.

2. Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Цифровые ЭВМ. -К.: Вища шк., 1989. -424с.

3. Баранов С.И. Синтез микропрограммных автоматов. -Л.: Энергия, 1979.-232с.

4. Зубчук В.И., Сигорский В.П., Шкуро А.Н. Справочник по цифровой схемотехнике. -К.: Техника, 1990. -448с.

5. Потемкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988. -320с.

6. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ, -М.: Высш. шк., 1987.-318с.

7. Аналоговые и цифровые интегральные микросхемы: Справочник/ Под ред. С.В.Якубовского. -М.: Радио и связь, 1990.-432с.

8. Прикладная теория цифровых автоматов / Под ред. К.Г.Самофалова. -К.: Вища шк., 1987. -384с.

9. Применение интегральных микросхем в электронной вычислительной технике: Справочник / Под ред. Б.Н.Фаизулаева, Б.В.Тарабрина. -М.: Радио и связь, 1987.-375с.

10. Калебеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов: -М.: Радио и связь, 1988.-368с.

11. Лихтциндер Б.Я., КузнецовВ.Н. Микропроцессоры и вычислительные устройства в радиотехнике. -К.: Вища шк., 1988. -272с.

12. Васильев В.И.,Гусев Ю.М., Миронов В.Н. и др. Электронные промышленные устройства. -М.: Высш. шк., 1988.-ЗОЗс.

13. Вениаминов В.Н., Лебедев О.Н., Мироненко А.И. Микросхемы и их применение: Справочное пособие. -М.: Радио и связь, 1989. -240с.

14. Большие интегральные схемы запоминающих устройств. Справочник / Под ред. А.Ю.Гордонова и Ю.Н.Дьякова. -М.: Радио и связь, 1990. -288с.

15. Качан Б.М., Сташин В.В. Основы проектирования микропроцессорных устройств автоматики. -М.: Энергоатомиздат, 1987. -304с.

16. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. -М.: Радио и связь, 1990. -304с.

17. Щелкунов Н.Н., Дианов А.П. Микропроцессорные средства и системы. -М.: Радио и связь, 1989. -288с.

Зміст

Вступ 3

1. Основи теорії цифрових пристроїв 6

1. Системи числення. Кодування десяткових чисел. Основні

коди 7

2. Аксіоми й основні закони булевої алгебри 13

3. Перемикальні функції. Мінімізація перемикаючих функцій 16

4. Комбінаційні і послідовні пристрої 26

5. Проектування комбінаційних схем 27

2. Комбінаційні функціональні вузли 32

1. Дешифратори 32

2. Перетворювачі кодів і шифратори 40

3. Мультиплексори і демультиплексори 47

4. Цифрові компаратори 58

5. Суматори 61

6. Арифметико-логічні пристрої 73

3. Тригери 81

1. Асинхронні RS-тригери 82

2. Синхронний RS-тригер 86

3. Т-триггер 89

4. Д-триггер 91

5. JK-тригер 95

6. Двоступінчасті тригери 98

7. Використання JK-тригера як тригери різного типу 100

8. Тригери з динамічним керуванням 101

4. Цифрові автомати з пам'яттю 103

1. Автомати Милі, Мура і К-автомати 105

2. Способи задання цифрових автоматів 108

3. Алгоритм переходу від довільного кінцевого автомата

Милі до еквівалентного йому автоматові Мура 112

4. Алгоритм переходу від довільного кінцевого автомата

Мура до еквівалентному йому автомата Милі 114

4.5. Мінімізація числа станів автоматів Милі і Мура 114

4.6 Структурний синтез автоматів з пам'яттю 121

5. Регістри 131

1. Рівнобіжні регістри 133

2. Послідовні регістри 135

6. Лічильники 149

1. Асинхронні лічильники 150

2. Синхронні лічильники 158

7. Запам'ятовуючі пристрої 173

1. Класифікація й основні параметри

запам'ятовуючих пристроїв 174

2. Принципи побудови запам'ятовуючого

пристрою з довільним доступом 177

3. Оперативні запам'ятовуючі пристрої 182

4. Постійні запам'ятовуючі пристрої.... 188

5. Організація багатокристальної пам яті 193

6. Програмуючі логічні матриці 196

1