- •1.1. Системи числення. Кодування десяткових чисел. Основні коди.
- •1.2. Аксіоми й основні закони булевої алгебри
- •1.3. Перемикальні функції.
- •1.4. Комбінаційні і послідовні пристрої
- •1.5. Проектування комбінаційних схем
- •2. Комбінаційні функціональні вузли
- •2.1. Дешифратори
- •2.2. Перетворювачі кодів і шифратори
- •2.4. Цифрові компаратори
- •2.5. Суматори
- •2.6. Арифметико-логічні пристрої
- •3. Тригери
- •3.1 Асинхронні rs-тригери
- •3.2. Синхронний rs-тригер
- •3.6. Двоступінчасті тригери
- •3.7. Використання jk-тригера як тригери різного типу
- •3.8. Тригери з динамічним керуванням
- •4. Цифрові автомати з пам'яттю
- •4.2. Способи задання цифрових автоматів
- •4.3. Алгоритм переходу від довільного кінцевого автомата Милі до еквівалентного йому автоматові Мура
- •4.4. Алгоритм переходу від довільного кінцевого автомата Мура до еквівалентному йому автоматові Мілі
- •4.5. Мінімізація числа станів автоматів Мілі і Мура
- •1. Визначаємо розбиття на класи 0-еквівалентних станів по табл.4.13, поєднуючи однаково відзначені вихідними сигналами стани
- •4.6. Структурний синтез автоматів з пам'яттю
- •5. Регістри
- •5.1. Рівнобіжні регістри
- •5.2. Послідовні (зсуваючі) регістри
- •6. Лічильники
- •6.1. Асинхронні лічильники
- •6.2. Синхронні лічильники
- •7. Запам'ятовуючі пристрої
- •7.1. Класифікація й основні параметри запам'ятовуючих пристроїв
- •7.2. Принципи побудови запам'ятовуючого пристрою з довільним доступом
- •7.3. Оперативні запам'ятовуючі пристрої
- •7.4. Постійні запам'ятовуючі пристрої
- •7.5. Організація багатокристальної пам'яті
- •7.6. Програмувальні логічні матриці
3.6. Двоступінчасті тригери
Розглянуті раніше одноступінчаті тригери зі статичним керуванням мають одну ступінь запам'ятовування інформації. У них прийом (запис) і передача інформації на выході схеми відбуваються одночасно. У результаті за час запису інформації можливе порушення інформаційного стану на виходах схеми. Щоб цього уникнути, використовують двоступінчасті тригери. У них є два ступені запам'ятовування інформації - основна (М) і допоміжна (S) (мал. 3.12,а). Як видно з мал. 3.12, JK-тригер складається з двох одноступінчатих RS-тригерів. З приходом тактового імпульсу інформація записується в першу ступінь, а після його закінчення листується в другу і з'являється на виході тригера.
Рис.
3.12.
Двоступінчастий
тригер:
а - схема, б - умовне позначення,
в - тригер із вхідною логікою
Ці тригери називають також тригерами з внутрішньою затримкою і тригерами типу MS (від англійського слова Master і Slave). При З =0 входи J і K заблоковані і, отже, виявляються заблокованими входи S і R ведучого тригера М. При З = 1 відповідно до інформаційних сигналів на входах J і К встановлюється стан ведучого тригера. При цьому на входи S і R відомого тригера S надходять сигнали, при яких його попереднє стан зберігається. При З = 0, коли входи тригера М закриті для вхідної інформації, входи тригера S відкриваються і стан ведучого тригера сприймається відомим тригером. Виходами всієї схеми є виходи другого тригера. Тому зміна стану тригера для зовнішніх схем відбувається в момент переходу синхросигнала з одиниці в нуль. Умовна позначка двоступінчастого JK-тригера представлене на мал. 3.12,б. Умовна позначка двоступінчастих тригерів містить в основному полі подвоєну букву Т.
Швидкодія двоступінчатого тригера вдвічі нижче в порівнянні з одноступінчатим.
Одним із широко використовуваних варіантів побудови є схема Ж-тригера з вхідною логікою (мал. 3.12,в). Запис вхідної інформації відбувається за позитивним фронтом на вході синхронізації С. По негативному фронті зазначеного імпульсу інформація передається на вихід тригера. При синхронній роботі, тобто, коли тригер беззупинно тактуется і керування здійснюється по входах J і К, його робота описується таблицею станів, у якій t і t+1 - моменти часу, що відрізняються один від одного тривалістю тактового імпульсу (як і в будь-якому двоступінчатому тригері). Зміну станів входів J і К варто робити тільки в паузах між тактовими імпульсами, тому що перша ступінь тригера протягом часу дії вершини тактового імпульсу є відкритою для прийому інформації.
При керуванні за входом J(K) варто мати на увазі, що порушення тригера можливо тільки у випадку надходження на всі три входи J(K) логічних "1".
За входами S і R виконуються операції асинхронного встановлення тригера в стани логічної "1" і логічного "0" відповідно.
Володіючи внутрішньою затримкою зміни виходів щодо моментів прийому нової інформації, двоступінчаті тригери надійно працюють у структурах зі зворотними зв'язками, зокрема , у режимах JK і Т. В той же час у цих тригерах вхідні сигнали не повинні змінюватися в ті ж інтервали часу, у яких значення тактового сигналу дорівнює одиниці (при переході J чи До від одиниці до нуля і З =1 тригер може відреагувати на старе значення цього інформаційного сигналу, рівне одиниці, а не на нове нульове).
