3.2. Синхронний rs-тригер

Синхронні (що трактуються) тригери виходять з асинхронного RS-тригера шляхом підключення до його входів схеми керування, що складається з логічних елементів.

Рис. 3.5. Синхронний RS-тригер: а - логічна структура; б - умовне позначення

На мал. 3.5 «показана логічна структура синхронного тригера зі статичним керуванням, виконаного на елементах І-HI. Елементи 1 і 2 утворять схему керування, а власне тригер складається з елементів 3 і 4. Входи S і R - інформаційні, вхід 3 - тактовий (синхронізуючий). Кожний з інформаційних входів зв'язаний з тактовим операцією І, тому інформація з входів S і R може бути передана на власне тригер тільки при З=1. Оскільки в елементах 1 і 2 відбувається інверсія, для перекидання тригера потрібні вхідні сигнали логічної одиниці. Коли З = 0, на виходах елементів 1 і 2 будуть одиниці незалежно від вхідних сигналів S і R. Комбінація q₁ = q₂ = 1 є нейтральною комбінацією для RS-тригера з інверсними входами, і цей тригер зберігає записану інформацію. З приходом тактового імпульсу (З=1) відбувається прийом інформації до плин усього часу поки З=1. Зміна сигналів S і R протягом цього інтервалу небажана. Якщо при C=l, S=l, R=0, то в тригер запишеться одиниця. Якщо C=l, S=0, R=l, то в тригер запишеться нуль. Вхідна комбінація Sⁿ = Rⁿ = 1 неприпустима, тому що при З = 1 на виходах елементів 1 і 2 з'являються 0,тобто q₁=q₂= 0. Це створює невизначений стан на виходах =1. На мал. 3.5 штриховими лініями показані також входи і для асинхронної установки, тригера в одиничний і нульовий стан, минаючи інформаційні і тактуючі входи. Функціонування в цьому випадку відповідає асинхронному; RS-тригеру з інверсними входами. При синхронній роботі на асинхронних входах варто підтримувати нейтральну комбінацію.

Стани для синхронного RS-тригера на елементах І-HI подані в табл. 3.5.

Таблиця 3.5

C	S	R	Qt+1
0	0	0	Qt
0	0	1	Qt
0	1	0	Qt
0	1	1	Qt
1	0	0	Qt
1	0	1	0
1	1	0	1
1	1	1	-

Оскільки синхронний тригер переключається тільки при наявності тактових імпульсів, то, якщо виключити стовпець З, вийде скорочена таблиця станів для тих тактів, у яких діють тактові імпульси. Вона подібна до таблиці для асинхронного RS-тригера з прямими входами.

Функція переходів синхронного RS-тригера записується в такий спосіб:

(3.4)

Для побудови схеми тригера на елементах І-HI вираз (3.4) перетвориться з використанням теореми Де Моргана:

(3.5)

Час затримки переключення синхронного тригера, заданого виразом (3.5), складається з затримки поширення сигналу у вхідному елементі 1 чи 2 і затримки переключення власне тригера (елементи 3 і 4):

T_з.Т=t_з.ср+2t_з.ср=3t_з.ср.

Мінімальна тривалість тактового імпульсу у випадку збігу його фронту з фронтом інформаційного сигналу може бути менше t_з.Т на час затримки включення вхідного логічного елемента (1 чи 2 ) t_з^1,0, отже

t_u ≥ 3t_з.ср-t^1.0_з.ср=2t_з.ср

3.3. Т-тригер

Т-тригер - це пристрій із двома стійкими станами і загальним входом Т (від англійського слова toggle - кувиркатися), що змінює свій стан на протилежний при подачі на вхід Т керуючого (лічильного) сигналу.

Т-тригер функціонує відповідно до табл. 3.6.

Таблиця 3.6

T	Q	Qt+1
0	0	0
0	1	1
1	0	1
1	1	0

Функція переходів Т-тригера складається відповідно до табл.

3.6. Складна дизьюктивна нормальна форма функції переходів Т-тригера є мінімальною формою цієї функції:

(3.6)

Вираз (3.6) по своєму виду збігається з виразом, що описує операцію підсумовування логічних змінних по mod2. T-тригер називають лічильним, оскільки він здійснює підрахунок сигналів по mod2 і використовують при побудові двійкових лічильників, а також подільників частоти, тому що частота вихідних сигналів у порівнянні з частотою сигналів на вході Т буде в два рази

Т-тригер будуємо на базі RS-тригера з інверсними входами (бітабільний осередок). За допомогою матриці переходів (див. табл. 3.4) робимо заповнення стовпців R і S у табл.3.7: Q = 0, Q^t+1=0,R не визначено, S = 0; Q = 1; Q^t+1= 1;

R=0, S не визначено, Q = 0; Q ^t+1=l; R = 0, S = 1; Q = 1; Q ^t+1=0; R=l,S = 0.

Функції R i S знаходимо з табл. 3.7: R = TQ, S = T . Потім беремо інверсії й отримуємо

Таблиця 3.7

T	Q	Q t+1	R	S
0	0	0	-	0
0	1	1	0	-
1	0	1	0	1
1	1	0	1	0

Віповідна логічна схема Т-тригера і його умовне позначення приведені на мал. 3.6. Матриця переходів Т-тригера (табл.3.8) отримана з рівняння (3.6).

Таблиця 3.8

Qt Qt+1	T
0 0	0
0 1	1
1 0	1

Рис. 3.6. Т-тригер:

а - логічна схема; б - умовне позначення

Пунктиром показаний вхід синхронізації тригера. Варто помітити, що такі структури не забезпечують надійну роботу, тому що тригер RS, що входить до складу лічильника, відіграє двояку роль. Він служить джерелом інформації на його вихід надходить сигнал старого стану) і її приймачем (переключається в новий стан). Одночасне виконання обох функцій неможливе, оскільки прийом нової інформації означає одночасно ліквідацію старої. Наявність затримок в елементах дозволяє за певних умов реалізувати лічильниковий режим. Оскільки час переключення тригера звичайно можна подавати тактовий сигнал у такий час, за який тригер встигне переключитися лише один раз. Тоді буде досягнуто бажаного результату, однак забезпечити надійну роботу тригера важко, тому що затримки мають розкид і залежать від умов навколишнього середовища. Надійні структури лічильних тригерів будують на основі двоступінчатості і керування фронтом.

3.4. D-тригер

D-тригер - це логічний пристрій із двома стійкими станами й одним інформаційним входом D (від англійського слова Delay -затримка) для установки тригера в стани "1" і "0".

Функція переходів D-тригера має вид

Q^t+1=D^t (3.7)

З рівняння (3.7) випливає, що тригер у момент часу t+і приймає стан, що відповідає змінній на вході D у момент часу t, тобто за допомогою D-тригера здійснюється затримка вхідного сигналу. Матриця переходів D-тригера (табл.3.9) легко виходить з рівняння (3.7).

Таблиця 3.9

Qt Qt+1	D
0 0	0
0 1	1
1 0	0
1 1	1

(3.8)

З рівняння (3.8) видно, що при наявності тактуючого сигналу (С=1) тригер переходить у стан Q^t+1 = D ^t, а при відсутності тактуючого сигналу (С= 0) тригер зберігає попередній стан. D-тригер будуємо на базі RS-тригера з інверсними входами (бістабільний осередок) і тому необхідно знайти функції порушення RS-тригера. Функції R і S знаходимо з табл. 3.11.

Таблиця 3.11

C	D	Q	Qt+1	R	S
0	0	0	Q	-	0
0	0	1	1	0	-
0	1	0	0	-	0
0	1	1	1	0	-
1	0	0	0	-	0
1	0	1	0	1	0
1	1	0	1	0	1

Стовпці R і S заповнюють відповідно до матриці переходів RS-тригера (як і для Т-триггера). Карти Карно для знаходження МДНФ функцій R і S відповідно показані на мал. 3.7, з яких знаходимо: R = С, S = CD. Потім беремо інверсії R і S і отримуємо

Відповідна логічна схема D-тригера показана на мал. 3.8,а, а на мал. 3.8,б- умовне позначення цієї схеми. Отже, D-тригер можна представити як синхронний RS-тригер, на інформаційні входи якого подаються сигнали, що відповідають виразам

D-тригер має тільки режими установки 1 і 0. У зв'язку з цим D-тригер, який не синхронізується, застосовується, тому що на його виході буде просто повторюватися вхідний сигнал.

Практичний інтерес представляє D-тригер, який тактується. D-тpигep, який тактується, зaтpимyє вхідний сигнал на час паузи між синхросигналами.

Таблицею переходів синхронного D-тригера є табл. (3.10). При побудові таблиці переходів необхідно враховувати, що, якщо С = 0, то Q^{t + 1} = Q^t, а, якщо С = 1, то Q^t+1=D.

Таблиця 3.10

C	D	Q	Qt+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Відповідно до табл. 3.10 складається функція переходів D-тригера у виді СДНФ, а потім виконується мінімізація з використанням карти Карно (мал.3.7)

Мал. 3.7. Карти Карно для знаходження

а - функції переходів синхронного Д-триггера; б - функції R; в - функції S

Мал. 3.8. Синтезований Д-тригер (а),

умовне позначеня цього тригера (б)

Схему мал. 3.8,а можна спростити, якщо врахувати, що , а

Логічна схема D-тригера з урахуванням цих перетворень приведена на мал. 3.9,а, а умовне позначення D-тригера приведена на рис. 3.9б.

Рис. 3.9. Синхронний Д-тригер (а), його умовне позначення (б) і використання Д-тригера як Т-тригера (в)

Часто D-тригери, що знаходяться в складі серій ІМС, використовуються як Т-тригери. Так, якщо в синхронному D-тригері вхід D з'єднати з інверсним виходом , то він перетворюється в Т-тригер. Дійсно, замінивши у виразі (3.8) D на , отримуємо , що збігається з виразом (3.6), якщо прийняти Т=С тобто лічильний сигнали подавати замість синхроімпульсів на вхід С, як показано на мал.3.9,в. Варто мати на увазі, що для тригерів зі статичним керуванням вводити такий зворотний зв'язок з виходу на вхід D не можна. Оскільки при С = 1 сигнал на виході тригера за рахунок впливу зворотного зв'язку буде постійно мінятися на зворотний, тобто виникнуть високочастотні коливання. Тому необхідно для отримання Т-тригера з D-тригера використовувати двоступінчасті тригери і тригери з динамічним керуванням.

3.5. JK-тригер

Найбільше застосування мають універсальні тригери типу JK. J-вхід установки тригера в одиничний стан (Jark - раптове включення), К - вхід установки тригера в нульовий стан (Kill - раптове відключення). JK-тригер функціонує відповідно до таблиці переходів (табл.3.12).

Таблиця 3.12

J	K	Q	Qt+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

За умови J=K=1 здійснюється інверсія попереднього стану , а в інших випадках тригер функціонує відповідно до таблиці переходів RS-тригера, причому вхід J - еквівалентний входу S, а вхід K - входу R. Тригер JK не має заборонених комбінацій вхідних сигналів J i К. Завдяки цій властивості JK-тригер може працювати в режимі лічби, як Т-тригер. Для забезпечення лічильного режиму варто об єднати входи J і К. Відповідно до табл. 3.12 складається функція переходів JK-тригера у режимі лічби виді СДНФ, а потім виконується її мінімізація з використанням карти Карно (рис. 3.10)

(3.9)

Рис. 3.10. Карта Карно для визначення МДНФ функції

переходів Q ^t+1 JK-тригера

Будуємо схему JK-тригера на базі RS-тригера з інверсними входами і тому необхідно знайти функції збудження RS-тригера.

Функції R і S знаходимо з табл. 3.13. Стовпці R і S заповнюються відповідно до матриці переходів RS-тригера.

Таблиця 3.13

J	K	Q	Qt+1	R	S
0	0	0	Q	-	0
0	0	1	1	0	-
0	1	0	0	-	0
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	1	0	-
1	1	0	1	0	1
1	1	1	0	1	0

П о т і м б е р е м о і н в е р с і ї R і S і о д е р ж у є м о

Відповідна логічна схема Ж-тригера показана на мал. 3.11 а, а на мал. 3.11 б,в - умовне позначення цієї схеми. Пунктиром показано вхід синхронізації тригера.

Рис. 3.11. Логічна схема Ж-тригера (а);

умовне позначення асинхронного JK - тригера (б);

умовне позначення синхронного JK - тригера (в)

Для складання матриці переходів підставимо у вираз (3.9) усі можливі сполучення станів тригера і проаналізуємо умови, при яких виконуються ці сполучення:

00	0=J 1 V 0, при будь-якому K і J=0
01	1=J 1 V 0, при будь-якому K і J=1
10	1=J 0 V 1, при будь-якому J і K=1
11	1=J 0 V 1, при будь-якому J і K=0

Відповідно до результатів аналізу заповнена матриця переходів (табл. 3.14), що використовують при синтезі цифрових пристроїв на JK-тригерах.

Таблиця 3.14

Qt Qt+1	J	K
0 0	0	-
0 1	1	-
1 0	-	1
1 1	-	0