Вибір і обгрунтування типу мікросхем пам’яті
Я використав мікросхему КР537РУ8А структурою 2К×8.
На рис. 1.1 показане умовно-графічне позначення мікросхеми.
Рис. 1.1 Умовно-графічне позначення мікросхеми КР537РУ8А
Мікросхема представляє собою статичний оперативний пристрій ємністю 16 Кбіт (2К×8) Містить 102872 інтегральних елемента. Корпус типу 239.24-2, маса не більше 4г.
Призначення виводів:
1-8 – адресні виходи;
9-11 – входи/виходи каскаду;
12 – загальний;
13-17 – входи/виходи каскаду;
18 – вхід вибірки кристала CS2;
19 – адресний вхід;
20 – вхід вибірки кристала CS1;
21 – вхід дозволу запису/зчитування WR/WD;
22, 23 – адресні входи;
24 – напруга живлення.
Гранично допустимі режими експлуатації
Максимальна напруга живлення —— 6 В
Максимальна вхідна напруга —— (UП – 0,3)… UП В
Ємність навантаження —— ≤ 50 пФ
Температура навколишнього середовища —— -10…+ 70 °С
Електричні параметри:
Номінальна напруга живлення – 5В ± 10%
Вихідна напруга низького рівня – ≤ 0.35В
Вихідна напруга високого рівня – ≥ 2.6В
Струм споживання в режимі зберігання – 0.2 мА
Струм споживання —— ≤ 1 мА
Динамічний струм споживання —— ≤ 2 мА
Вхідний струм низького рівня —— ≤ |-0.5| мкА
Вхідний струм високого рівня —— ≤ 0.5 мкА
Вхідний струм низького рівня в стані «вимкнено» – ≤ |-0.5| мкА
Вхідний струм високого рівня в стані «вимкнено» – ≤ 0.5 мкА
Час вибору рішення —— ≤ 190нс
Виділення адресного простору для блоку пам’яті
Шинa адрес є 16-ти розрядною, тому нам доступно 16 адресних ліній для виділення адресного простору для блоків пам’яті. Ми використовуємо мікросхеми з організацією 2Кх8, а в схемах з такою організацією використовується A0–A10 адресних ліній, які підключаються напряму з адресної шини до мікросхем пам’яті ( 211 = 2Л).
В таблиці 2.1 показано виділення адресного простору для блоків пам’яті схеми.
-
Адреси
A
16
A
15
A
14
A
13
А
12
A
11
A
10
A9
A8
A7
A6
A5
A4
A3
A2
A1
DD1
мін
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
DD2
мін
1
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
DD3
мін
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
DD4
мін
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
макс
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
Таблиця 2.1.Виділення адресного простору для банків блоку пам’яті