Часть 2. Озу

Цель работы: изучение принципов построения, режимов функционирования и способов использования микросхем ОЗУ.

Для подготовки к выполнению работы необходимо:

1. Пользуясь справочной литературой [3], ознакомиться с номенклатурой ИС ОЗУ различных типов и серий.

2. Выписать для последующего занесения в отчет УГО и таблицы истинности ИС ОЗУ, разобравшись при этом с функциональным назначением и особенностями каждого входа и выхода.

3. Ознакомиться с основными принципами построения модулей ОЗУ заданной информационной емкости [3].

4. Ознакомиться с основными алгоритмическими тестами контроля работоспособности ИС ОЗУ и зарисовать простейшие тесты “Марш” и “Четность - нечетность адреса” [3].

5. Ознакомится с приведенным ниже описанием сменной платы №6.

Принципиальная схема платы приведена на рис.4.3. В ее состав входят:

- блок ввода. Блок состоит из кнопки SB1 со схемой подавления дребезга F_п и счетчика D10. Для ввода данных, т.е. любого четырехразрядного двоичного слова, нажимают необходимое число раз на кнопку SB1. Занесенное таким образом слово с выхода счетчика D10 через мультиплексор D2 может поступать на общую шину, которая подключена к информационным входам всех оперативных регистров D5 - D8 , а также к блоку индикации. Для контроля по блоку индикации за набираемым словом необходимо мультиплексор D2 переключить для приема слов с входов X мультиплексора D2. Это осуществляется подачей на адресный вход A мультиплексора D2 логического 0 кнопкой SB2;

Рис.4.3. Схема сменной платы №6

- арифметическо-логическое устройство (АЛУ), в качестве которого использовано типовое АЛУ на ИС К155ИП3. Значения операндов K и B , а также код S выполняемых операций подаются с выходов соответствующих регистров D5 - D7, управляющий сигнал M, задающий тип выполняемой операции (логическая или арифметическая) подается от тумблера SA4, сигнал переноса P₀ - от тумблера SA5. На индикацию HL9 выводится сигнал переноса P₄ из старшего разряда АЛУ. Результат операции, выполненной АЛУ, записывается в регистр - аккумулятор, в качестве которого используется счетчик D10 .Для перевода счетчика D10 в режим предустановки, когда он способен выполнять функции аккумулятора, на вход V счетчика D10 подается логический 0. Этому режиму соответствует свечение светодиода HL7;

- блок оперативных регистров (D5 -для операнда K , D6 -для операнда B , D7 -для кода S операции АЛУ, D8 - для записи адреса ячейки ОЗУ). Информация в эти регистры заносится с общей шины, к которой подключены информационные входы всех оперативных регистров. Для записи информации в соответствующий регистр на вход C этого регистра подается управляющий сигнал с уровнем логической 1. Контроль управляющих сигналов осуществляется по светодиодам HL2 - HL5;

- ОЗУ (D4), выполненное на ИС К155РУ2 и четырех инверторах D11.1 - D11.4. Емкость ИС ОЗУ К155РУ2 - 16 слов по 4 разряда в каждом. Выборка необходимого слова осуществляется путем подачи адреса этого слова на входы A1 - A4 ИС. Данные по выбранному адресу записываются с общей шины, к которой подключены информационные входы D1 - D4 ИС, по сигналу записи W=0. Этот режим сопровождается свечением светодиода HL8. При W=1 ОЗУ находится в режиме считывания информации. Поскольку эта ИС ОЗУ имеет инверсные выходы, то для работы с данными в прямом коде на эти выходы поставлены инверторы D11.1 - D11.4 (на рис. 4.13 не указаны). Для передачи данных с выходов ОЗУ на общую шину (для записи в любой из оперативных регистров или отображения на индикаторе) необходимо на адресный вход A мультиплексора D2 подать сигнал логической 1, что контролируется по светодиоду HL1;

- дешифратор кода микроопераций, выполненный на дешифраторе D1 и инверторах D3. Код микрооперации набирается переключателями SA1-SA3. Сигнал, соответствующий коду микрооперации, передается в управляемое устройство по нажатию кнопки SB3. В зависимости от набранного тумблерами SA1-SA3 кода при нажатии на кнопку SB3 на одном из семи используемых выходов дешифратора D1 появляется сигнал логического 0.

Для выполнения работы необходимо:

1. Установить сменную плату 6 в разъеме на передней панели стенда.

2. Включить питание стенда тумблером на задней панели стенда.

3. Установив на передней панели стенда технологическую карту 6-3, исследовать функционирование ИС ОЗУ К155РУ2. Исследование состоит в проведении простейших функциональных алгоритмических тестов «Марш» и «Четность - нечетность адреса».

Ввод в любое устройство стенда осуществляется через счетчик (D10) с помощью кнопки SB1. Для контроля введенные данные необходимо передать на общую шину. Эта передача осуществляется при помощи мультиплексора (D2). При A=0 (устанавливается кнопкой SB2, контролируется светодиодом HL1) на селектирующем входе мультиплексора на общую шину передается содержимое счетчика. Слово, поступившее на общую шину, индицируется блоком индикации в шестнадцатеричном коде и одновременно поступает на информационные входы ОЗУ (D4) и входы регистра адреса (D8) ОЗУ. В зависимости от того, чем является введенное слово - адресом ячейки ОЗУ или данными, подлежащими записи в ОЗУ, тумблерами SA1 - SA3 на входах дешифратора набирается код соответствующего устройства (011 - запись в регистр адреса, 110 - обеспечивает задание на управляющем входе W=0, что соответствует режиму записи ОЗУ) и по нажатию кнопки SB3 производится запись слова, находящегося на общей шине в регистр адреса или по ранее установленному в нем адресу в соответствующую ячейку ОЗУ. Для считывания слов, записанных в ОЗУ, в регистр адреса вводят адрес ячейки, подлежащей считыванию, после чего подачей A=1 на селектирующий вход мультиплексора передают на общую шину и на блок индикации слово, считанное из данной ячейки ОЗУ. Результатом исследования является преобразование граф-схем алгоритмов проведенных тестов ОЗУ в граф-схемы алгоритмов, представленных в терминах действий (микрокоманд и микроопераций), выполненных на стенде.

Для получения зачета по работе необходимо:

1. Оформить и сдать отчет, содержащий сведения, полученные при предварительной подготовке, и результаты исследования, полученные при выполнении работы.

2. В соответствии с вариантом, заданным преподавателем, выполнить одно из индивидуальных заданий, список которых приводится ниже.

Индивидуальные задания к лабораторной работе по теме «ОЗУ»

1. Используя требуемое количество БИС ОЗУ КР537РУ1А, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 4096*8

2. Используя требуемое количество БИС ОЗУ К155РУ5, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 1024*4

3. Используя требуемое количество БИС ОЗУ КР565РУ2, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 8192*4

4. Используя требуемое количество БИС ОЗУ КР185РУ5, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 4096*4

5. Используя требуемое количество БИС ОЗУ КР537РУ2А, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 8192*8

6. Используя требуемое количество БИС ОЗУ К155РУ7, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 4096*8

7. Используя требуемое количество БИС ОЗУ КР565РУ2, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 2048*8

8. Используя требуемое количество БИС ОЗУ КР185РУ4, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 2048*4

9. Используя требуемое количество БИС ОЗУ КР537РУ3А, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*8

10. Используя требуемое количество БИС ОЗУ К155РУ5, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 2048*8

11. Используя требуемое количество БИС ОЗУ КР565РУ2, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*1

12. Используя требуемое количество БИС ОЗУ КР537РУ8А, синтезировать принципиальную схему накопителя модуля ОЗУ с емкостью 16384*8

Методические указания по выполнению задания

Модуль ОЗУ представляет собой функционально законченное устройство, обеспечивающее заданный информационный объем и позволяющее при необходимости наращивать его. Модульный принцип построения позволяет создавать блоки ЗУ с различными параметрами на базе ограниченного набора типовых модулей. Основными факторами, определяющими структуру модуля ЗУ, являются входные и выходные нагрузочные характеристики БИС ЗУ и согласующих схем, используемых для построения модуля, а также их временные характеристики. Существует несколько способов организации модулей ЗУ. Одной из наиболее распространенных структур является структура модуля, приведенная на рис. 4.4.

Структура модуля содержит накопитель Н, адресную часть, информационную часть и блок местного управления (БМУ). Адресная часть включает в себя регистр адреса (РгА), схемы согласования (СС) и дешифратор выбора микросхем (ДШВМ). СС предназначены для согласования по нагрузке и уровням входов накопителя и выходов схем обрамления. Информационная часть представлена двумя (или одним двунаправленным) регистрами (РгД1 и РгД2), выполняющими функцию буферирования между шиной данных модуля и системной шиной данных. БМУ предназначен для формирования временной диаграммы работы модуля путем подачи в отдельные функциональные узлы стробирующих и синхронизирующих сигналов (С1, С2, С3, С4 и т.д.), вырабатываемых под действием сигналов, поступающих из системной шины управления.

Рис. 4.4. Структура модуля ОЗУ

Накопитель, как правило, представляет собой прямоугольную матрицу, составленную из выбранных для проектирования модуля однотипных БИС ЗУ. Количество БИС ЗУ, используемых в накопителе модуля, определяется отношением требуемой информационной емкости модуля к информационной емкости одной БИС ЗУ: Q=(N_М*n_М)/ (N*n), где N_М -число слов (адресов) в модуле ЗУ, n_М -число разрядов в слове модуля ЗУ, N -число слов (адресов) в БИС ЗУ, n - число разрядов в слове БИС ЗУ.

Существуют три способа увеличения информационной емкости накопителя модуля ЗУ: увеличение разрядности слов; увеличение количества слов; увеличение и количества слов и их разрядности.

Увеличение разрядности осуществляется за счет объединения одноименных адресных входов соответствующего количества БИС ЗУ. Информационные входы и выходы БИС ЗУ становятся информационными входами и выходами накопителя с увеличенной разрядностью слова.

Увеличение количества слов в модуле по отношению к количеству слов в БИС ЗУ осуществляется посредством объединения одноименных информационных входов и выходов БИС ЗУ. Одноименные адресные входы БИС ЗУ объединяются и соединяются с одной частью (младшей) разрядов шины адреса модуля. Другая часть (старшая) разрядов шины адреса модуля подается на дешифратор выбора микросхем, с помощью которого выбирается одна из БИС ЗУ.

Третий способ является комбинацией двух описанных.

Во всех рассмотренных способах для увеличения информационной емкости накопителя используется объединение тех или иных одноименных цепей определенного по приведенной ранее формуле количества БИС ЗУ. Для оценки количества объединяемых цепей целесообразно ввести соответствующие коэффициенты объединения. Под коэффициентом объединения по любой цепи (адресной, информационной, управляющей) понимается число одноименных цепей БИС ЗУ, которые необходимо объединить для получения одной соответствующей цепи накопителя.

Коэффициент объединения по адресным цепям и цепям управления режимом равен числу БИС ЗУ в накопителе К_обА = К_обW/R = Q.

Если для реализации накопителя требуется большое количество БИС ЗУ, то для согласования нагрузочной способности регистра адреса, характеризуемой коэффициентом разветвления по выходу, с адресными входами накопителя необходимы схемы согласования. Это же относится и к цепи управления режимом.

Коэффициент объединения по информационным входным и выходным цепям: К_обDI = К_обDO = N_М / N.Выходные каскады БИС ЗУ позволяют объединять их по схеме монтажного ИЛИ, только если они выполнены с открытым коллектором или с тремя состояниями, в противном случае их следует объединять по логическому ИЛИ. Для БИС ЗУ с открытым коллектором требуется дополнительный внешний резистор, включаемый в цепь коллектора.

Коэффициент объединения по цепям выбора микросхем: К_обCS = n_М / n.

Для управления цепями выбора, как правило, применяется дешифратор (ДШВМ на рис. 4.4).

Рассмотрим пример проектирования модуля ОЗУ емкостью 4096*8, для реализации которого предлагается использовать БИС ОЗУ К155РУ7, представляющую собой БИС ОЗУ статического типа с информационной емкостью 1024*1 с тремя состояниями выхода.

Определим общее количество БИС ОЗУ, необходимых для построения накопителя требуемой емкости, и соответствующие коэффициенты объединения:

Q=(N_М*n_М)/ (N*n) = (4096*8)/(1024*1) = 32,

К_обА = К_обW/R = Q = 32,

К_обDI = К_обDO = N_М / N = 4,

К_обCS = n_М / n = 8.

С учетом этого можно изобразить принципиальную схему накопителя в виде прямоугольной матрицы, составленной из этих БИС и содержащей четыре строки и восемь столбцов, в которой соединения входных и выходных цепей выполнены в соответствии с расчетными значениями коэффициентов объединения (рис. 4.5). На рис. 4.5 каждая адресная цепь и цепь управления режимом разделены на четыре для обеспечения согласования по нагрузке выходов регистра адреса и БМУ с входами накопителя.

Рис. 4.5. Схема накопителя модуля ОЗУ

Выберем для реализации регистра адреса микросхему К155ИР13, который представляет собой восьмиразрядный универсальный регистр. Поскольку разрядность регистра адрес должна быть равна log₂4096 = 12, то для его реализации потребуется две микросхемы.

Справочное значение коэффициента разветвления для К155ИР13 равно 10, а К_обА = 32, в связи с чем необходимо использовать схему согласования. Для ее реализации применим микросхему К155ЛИ1, содержащую в одном корпусе четыре логических элемента И с двумя входами каждый. Допустимый коэффициент разветвления выхода каждого элемента равен 10. В связи с этим для формирования каждой из четырех групп десятиразрядных адресных цепей потребуется 2,5 корпуса К155ЛИ1, а всего – 10 корпусов. Выбор каждой из четырех строк матрицы БИС ОЗУ накопителя осуществляется с помощью адресного селектора, на входы которого подаются старшие разряды адреса, а выходы соединяются с входами CS соответствующих строк матрицы. Выберем для реализации адресного селектора микросхему дешифратора К155ИД3. Построенная на основе этих решений принципиальная схема адресной части модуля приведена на рис. 4.6.

Информационная часть модуля представлена двумя буферными регистрами. В качестве таковых могут быть выбраны, например К155ИР13. Тогда принципиальная схема информационной части модуля будет выглядеть так, как представлено на рис. 4.7.

БМУ предназначен для выработки сигналов, управляющих работой модуля, если эти сигналы не вырабатываются общим УА. На входы БМУ поступают сигналы выбора модуля (ВМ), режима работы (WR/RD) и тактовая частота С₀. БМУ может быть выполнен, например, в виде распределителя, построенного на основе счетчика и дешифратора. Один из возможных вариантов такой реализации БМУ, в котором выходные сигналы формируются с учетом требуемой временной диаграммы работы БИС ОЗУ К155РУ, приведен на рис. 4.8. Количество оборудования для выработки сигнала WR/RD, подаваемого в накопитель, равно количеству оборудования для одной адресной цепи.

Рис. 4.6. Схема адресной части модуля ОЗУ

Рис. 4.7. Схема информационной части модуля ОЗУ

Рис. 4.8. Схема БМУ модуля ОЗУ