3.9.3.2 Режимы работы usart в режиме i2c

Модуль I2C может работать в режимах ведущего передатчика, ведущего приемника, ведомого передатчика или ведомого приемника.

В режиме ведущего модуль I2C, как было указано выше, должен сначала сформировать стартовое состояние и передать адрес ведомого с указанием типа транзакции (чтение/запись). Тип транзакции, следовательно, и состояние передаваемого бита R/W, определяется битом I2CTRX регистра управления передатчика. Для хранения адреса ведомого устройства используется регистр I2CSA. В зависимости от режима адресации (7-ми или 10-ти битный адрес), определяемым битом XA регистра управления, содержимое этого регистра трактуется как 7-ми или 10-ти битное значение.

Установка бита I2CSTT регистра управления передатчика вызывает автоматическую генерацию стартового условия и передачу адреса ведомого устройства.

Если на момент установки бита I2CSTT был установлен бит I2CSTB этого же регистра, после генерации стартового условия автоматически передается стартовый байт (код 01h). После передачи стартового состояния бит I2CSTT автоматически сбрасывается. Отсутствие подтверждение ведомым устройством фиксируется в бите NACKIFG регистра флагов прерывания.

Для передачи собственно данных мастеру необходимо записать байт или слово в регистр I2CDRB/I2CDRW соответственно. Готовность передатчика определяется аппаратной установкой бита TXRDYIFG регистра управления данными. Режим данных байт/слово определяется состоянием бита I2CWORD регистра управления передатчика. Если выбран байтовый режим, содержимое старшего слова регистра I2CDRх (в этом случае к нему следует обращаться по имени I2CDRB) игнорируется. Если установлен словный режим, после записи данных в регистр I2CDRW, то сначала передается младший байт содержимого этого регистра, затем старший. В бите NACKIFG фиксируется отсутствие подтверждение ведомого устройства.

Режим передачи данных определяется состоянием бита I2CRM регистра управления передачи. Если этот бит сброшен, то количество передаваемых байт данных будет определяться содержимым 8-ми разрядного регистра I2CNDAT. При этом после передачи каждого байта содержимое этого регистра автоматически декрементируется.

Режим с использованием регистра I2CNDAT имеет смысл применять, если размер блока передаваемых данных не превышает 256 байт.

В том случае, если бит I2CRM установлен, содержимое регистра I2CNDAT игнорируется и подсчет передаваемых байт необходимо производить программно.

Для того чтобы сформировать стоповое состояние шины, необходимо установит бит I2CSTP регистра управления передачей. Если используется автоматический подсчет переданных байт (I2CRM=0), бит I2CSTP можно устанавливать совместно с I2CSTT, в противном случае, бит I2CSTP необходимо установить перед записью в буфер передатчика последнего байта данных. После генерации стопового состояния бит I2CSTP сбрасывается автоматически.

Режим ведущего приемника определяется сброшенным битом I2CTRX. Инициация транзакции осуществляется так же, как в предыдущем случае, однако в младшем бите первого байта (R/W бит) передается логическая единица. После получения подтверждения ведомого, контроллер переводит линию SDA в высокоимпедансное состояние и начинает принимать байт или слово, в зависимости от состояния бита I2CWORD, в регистр I2CDR, подтверждая получение каждого байта нулевым состоянием линии SDA в течение девятого бита кадра. Получение данных сигнализируется аппаратной установкой бита RXRDYIFG регистра управления данными.

Желаемое количество принимаемых байтов определяется либо содержимым регистра I2CNDAT (бит I2CRM сброшен) либо программной установкой бита I2CSTP (бит I2CRM установлен).

Если контроллер сконфигурирован в режиме ведомого, его собственный 7-ми или 10-ти битный адрес записывается в регистр I2COA. Контроллер ожидает стартовую последовательность, генерируемую внешним мастером, после чего принимает по шине адрес ведомого и сравнивает с содержимым регистра I2COA. Если адреса не совпали, приемник переходит в режим ожидание следующей стартовой последовательности.

При совпадении адресов контроллер начинает передавать или принимать данные, в зависимости от состояния принятого бита R/W.