3. Периферийные устройства микроконтроллеров msp430f1xx

3.1 Внешние выводы микроконтроллера msp430f149

Каждый микроконтроллер серии MSP кроме процессорного ядра и встроенной памяти имеет в своем составе ряд периферийных устройств. Большинство из них для обеспечения своего функционирования должны иметь внешние выводы для общения с внешним миром. Почти все выводы, связанные с периферийными устройствами, разделяются с параллельными портами ввода/вывода. Поэтому все внешние выводы имеют, как минимум, две альтернативные функции. В качестве примера назначения внешних выводов рассмотрим модель MSP430F149.

Микроконтроллер MSP430F149 имеет в своем составе следующие периферийные устройства:

- Flash память программ объемом 60 kB + 256 B информационной памяти;

- ОЗУ данных объемом 2 kB;

- 6 двунаправленных 8-битных портов ввода/вывода;

- 2 тактовых генератора для подключения внешних резонаторов, плюс встроенный RC генератор DCO;

- аппаратный умножитель 16х16 бит;

- супервизор питания;

- сторожевой таймер WatchDog;

- 16-ти битный таймер А3 с тремя модулями захвата/сравнения (СС модули);

- 16-ти битный таймер В7 с семью модулями захвата/сравнения;

- 2 универсальных синхронно-асинхронных последовательных приемо-передатчика USART;

- 8-канальный 12-ти разрядный АЦП;

- аналоговый компаратор.

Микросхема MSP430F149 упакована в миниатюрный пластиковый квадратный корпус с 64 выводами QFP (Quad Flat Pack). Название, назначение и номера выводов представлены в таблице 4. В колонке Ввод/Вывод приняты обозначения: I – вход, O – выход, I/O – двунаправленный, S – вывод питания

Таблица 4

Наименование	№ вывода	Ввод/ Вывод	Назначение
AVCC	64	S	Аналоговое питание для АЦП
AVSS	62	S	Аналоговая земля для АЦП
DVCC	1	S	Питание для цифровой части
DVSS	63	S	Цифровая земля
P1.0/TACLK	12	I/O	Бит 0 порта1 ; Вход тактирования для Таймера А
P1.1/TA0	13	I/O	Бит 1 порта1 ; Вход/Выход модуля 0 захвата/сравнения Таймера А
P1.2/TA1	14	I/O	Бит 2 порта1 ; Вход/Выход модуля 1 захвата/сравнения Таймера А
P1.3/TA2	15	I/O	Бит 3 порта1 ; Вход/Выход модуля 2 захвата/сравнения Таймера А
P1.4/SMCLK	16	I/O	Бит 4 порта1 ; Выход сигнала тактирования SMCLK
P1.5/TA0	17	I/O	Бит 5 порта1 ; Выход модуля сравнения 0 Таймера А
P1.6/TA1	18	I/O	Бит 6 порта 1 ; Выход модуля сравнения 1 Таймера А
P1.7/TA2	19	I/O	Бит 7 порта 1 ; Выход модуля сравнения 2 Таймера А
P2.0/ACLK	20	I/O	Бит 0 порта 2 ; Выход сигнала тактирования ACLK
P2.1/TAINCLK	21	I/O	Бит 1 порта 2 ; Вход тактирования для Таймера А
P2.2/CAOUT/TA0	22	I/O	Бит 2 порта 2; Выход Аналогового компаратора; Вход/Выход модуля 0 захвата/сравнения Таймера А
P2.3/CA0/TA1	23	I/O	Бит 3 порта 2 ; Вход аналогового компаратора; Выход модуля сравнения 1 Таймера А
P2.4/CA1/TA2	24	I/O	Бит 4 порта 2 ; Вход аналогового компаратора; Выход модуля сравнения 2 Таймера А
P2.5/ROSC	25	I/O	Бит 5 порта 2 ; Вывод для подключения внешнего резистора DCO
P2.6/ADC12CLK	26	I/O	Бит 6 порта 2 ; Вход внешнего тактирование АЦП
P2.7/TA0	27	I/O	Бит 7 порта 2 ; Выход модуля сравнения 0 Таймера А
P3.0/STE0	28	I/O	Бит 0 порта 3 ; Разрешение работы передатчика SPI0
P3.1/SIMO0	29	I/O	Бит 1 порта 3 ; Вход/выход приемник-передатчика SPI0
P3.2/SOMI0	30	I/O	Бит 2 порта 3 ; Вход/выход приемник-передатчика SPI0
P3.3/UCLK0	31	I/O	Бит 3 порта 3 ; Вход внешнего тактирования USART/SPI 0
P3.4/UTXD0	32	I/O	Бит 4 порта 3 ; Выход передатчика UART 0
P3.5/URXD0	33	I/O	Бит 5 порта 3 ; Вход приемника UART 0
P3.6/UTXD1	34	I/O	Бит 6 порта 3 ; Выход передатчика UART 1
P3.7/URXD1	35	I/O	Бит 7 порта 3 ; Вход приемника UART 1
P4.0/TB0	36	I/O	Бит 0 порта 4; Вход/Выход модуля 0 захвата/сравнения Таймера B
P4.1/TB1	37	I/O	Бит 1 порта 4; Вход/Выход модуля 1 захвата/сравнения Таймера B
P4.2/TB2	38	I/O	Бит 2 порта 4; Вход/Выход модуля 2 захвата/сравнения Таймера B
P4.3/TB3	39	I/O	Бит 3 порта 4; Вход/Выход модуля 3 захвата/сравнения Таймера B
P4.4/TB4	40	I/O	Бит 4 порта 4; Вход/Выход модуля 4 захвата/сравнения Таймера B
P4.5/TB5	41	I/O	Бит 5 порта 4; Вход/Выход модуля 5 захвата/сравнения Таймера B
P4.6/TB6	42	I/O	Бит 6 порта 4; Вход/Выход модуля 6 захвата/сравнения Таймера B
P4.7/TBCLK	43	I/O	Бит 7 порта 4; Вход внешнего тактирования Таймера B
P5.0/STE1	44	I/O	Бит 0 порта 5; Разрешение работы передатчика SPI1
P5.1/SIMO1†	45	I/O	Бит 1 порта 5; Вход/выход приемник-передатчика SPI1
P5.2/SOMI1†	46	I/O	Бит 2 порта 5; Вход/выход приемник-передатчика SPI1
P5.3/UCLK1†	47	I/O	Бит 3 порта 5; Вход внешнего тактирования USART/SPI 1
P5.4/MCLK	48	I/O	Бит 4 порта 5; Выходной сигнал тактирования MCLK
P5.5/SMCLK	49	I/O	Бит 5 порта 5; Выходной сигнал тактирования SMCLK
P5.6/ACLK	50	I/O	Бит 6 порта 5; Выходной сигнал тактирования ACLK
P5.7/TBOUTH	51	I/O	Бит 7 порта 5; Вход переключения выходов Таймера В в треть состояние
P6.0/A0	59	I/O	Бит 0 порта 6; Аналоговый вход 0 АЦП
P6.1/A1	60	I/O	Бит 1 порта 6; Аналоговый вход 1 АЦП
P6.2/A2	61	I/O	Бит 2 порта 6; Аналоговый вход 2 АЦП
P6.3/A3	2	I/O	Бит 3 порта 6; Аналоговый вход 3 АЦП
P6.4/A4	3	I/O	Бит 4 порта 6; Аналоговый вход 4 АЦП
P6.5/A5	4	I/O	Бит 5 порта 6; Аналоговый вход 5 АЦП
P6.6/A6	5	I/O	Бит 6 порта 6; Аналоговый вход 6 АЦП
P6.7/A7	6	I/O	Бит 7 порта 6; Аналоговый вход 7 АЦП
RST/NMI	58	I	Вход внешнего сброса; Вход немаскируемого прерывания
TCK	57	I	Вход тактирования JTAG интерфейса
TDI/TCLK	55	I	Вход данных JTAG интерфейса
TDO/TDI	54	I/O	Вход/выход данных JTAG интерфейса
TMS	56	I	Вход тестового режима JTAG интерфейса
VeREF+	10	I	Вход внешнего опорного напряжения АЦП
VREF+	7	O	Выход встроенного опорного напряжения АЦП
VREF−/VeREF−	11	I	Общий провод опорного напряжения АЦП
XIN	8	I	Вход тактового генератора LFXT1
XOUT	9	O	Выход тактового генератора LFXT1
XT2IN	53	I	Вход тактового генератора XT2
XT2OUT	52	O	Выход тактового генератора XT2