91

Черновик

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ

УНИВЕРСИТЕТ им. Н.Э.БАУМАНА

______________________________________________________

Кафедра «Информационная безопасность»

(труды кафедры)

В.Алешин

Конспект лекций по курсу: «Операционные системы. Ч.1»

Под ред. Н.В.Медведева

г. Москва

2008

Введение

Организация вычислительного процесса – процесс создания ОС, в котором решаются прикладные задачи. В общем случае можно выделить следующие этапы автоматизации информационных процессов:

1. Формализация информационных процессов.

2. Построение алгоритма решения задач.

3. Определяется состав ПО, технических средств.

4. Выбирается аппаратная программная платформа.

5. Разработка СПО.

6. Ввод в эксплуатацию.

7. Модернизация.

8. Деградация или замена.

Аппаратные средства.

Программная аппаратная платформа – фон Неймановские машины, которые хранят команды, выполняющие операции над данными. Команды выполняются последовательно, одна за другой.

Центральный процессор.

Как правило, основные части процессора – регистры процессора (общего назначения, достаточные программисту и ОС, доступные только процессору).

В настоящее время X86 процессоры или Intel (совместимые). Имеются другие, более сложные (ЭВМ фирмы IBM, z-series, AS400 и т.д.).

Основными вопросами являются: как организовано взаимодействие с ОП.

В большинстве X86 процессоров напрямую с ОП памятью взаимодействие организовано быть не может. Для этого существует 7 промежуточных стадий. Контроллер памяти, который в свою очередь непосредственно обращается к микросхеме ПЗУ, от его быстродействия во многом зависит скорость обмена данными между процессором и памятью. Каждый процессор оснащен процессорной шиной FSB (Front Side Bass). Шина служит каналом связи между процессором и всеми остальными устройствами. Контроллер памяти находится между шиной и процессором. Процессор связывается с контроллером памяти, а он через шину непосредственно с ПЗУ.

Недостаток – шина используется обмена между памятью и процессором, а также с остальными устройствами.

Возможны варианты, направленные в AMD64, когда существует одна шина для обращения к памяти и несколько шин (Hyper Transport) для общения с другими устройствами. Путь от процессора к ПЗУ становится короче, но внешние устройства для обращения к памяти должны проходить через специально выделенный контроллер.

Разрядность шины памяти.

В настоящее время вся память, используемая в современных тест-типных процессорах, имеет ширину 64 бита, т.е. за один такт по данной шине может быть одновременно передано количество информации, кратное 8 байтам.

8 байт – SDR шина

16 байт – DDR шина

Для увеличения скорости используются 2х канальные контроллеры, которые обеспечивают одновременную работу с двумя 64х битными шинами.

Скорость чтения (записи) информации в память теоретически ограничена пропускной способностью самой памяти. Однако скорость ещё определяется латентностью.

Латентность характеризует параметр времени, т.е. момент восстановления адреса памяти для считывания и момент непосредственного считывания.

Оказывается, что доступ к любому адресу не может быть осуществлен мгновенно, возникает задержка: адрес указан, но данных нет.

У различных типов памяти процессора латентность (задержка) разная. Например, задержка у памяти DDR2 больше, чем у DDR при одинаковой частоте.

В результате, если данные расположены хаотично и небольшими кусками, скорость считывания становится намного менее важной, чем скорость доступа к началу куска ОП.

Чтобы снизить латентность, в AMD64 контроллер памяти максимально интегрирован в процессор.