2.3.8. Комбинационные логические устройства

Комбинационной называют логическую схему без запоминания переменных (логические схемы, не имеющие памяти), при этом выходные сигналы определяются комбинацией входных сигналов.

Дешифраторы . Это устройства, распознающие кодовые комбинации или схемы, используемые для преобразования n-разрядного двоичного кода в определенную комбинацию сигналов на выходе. Они строятся на базе конъюнкторов или других логических схем. Любую схему <<И>> можно рассматривать как элемент дешифратора. Для n-разрядного кода число кодовых комбинаций равно . Поэтому полный дешифратор должен иметь n-входов и выходов. Так как в код числа входят как единицы, так и нули, а схема “И” реагирует только на единичные уровни, то для работы конъюнкторов можно использовать инверсные сигналы.

Рассмотрим схему простейшего линейного дешифратора рис.2.24,а. Данная схема имеет два прямых и два инверсных входа и четыре выхода. На выходе указаны комбинации входных сигналов, которые расшифровываются, – при этом на соответствующих выходах А1…А4 будет присутствовать единичный уровень.

Рис. 2.24а

ШИФРАТОРЫ. Шифратор (coder) – это комбинационное устройство, выполняющее функцию, обратную дешифратору. Если подать на один из входов (сигнал) унитарный код, то на выходе должен создаваться соответствующий ему двоичный код. В соответствии с этим при числе входов 2ⁿ число выходов должно быть равным числу разрядов двоичного кода n . В качестве примера составим таблицу истинности для случая, когда n = 3 (табл.1). Таблица1

Входы X 0 X1 X2 X3 X4 X5 X6 X7

Выход Y3 0 0 0 0 1 1 1 1

Выход Y2 0 0 1 1 0 0 1 1

Выход Y1 0 1 0 1 0 1 0 1

-------------------------------------------------------------------------------------- Из таблицы следуют три логические операции

Y3 = X4 + X5+ X6+ X7, Y2 = X2 + X3 + X6+ X7, Y1 = X1+ X3+ X5+ X7.

На основе этих логических выражений можно составить схему, которая реализует записанные выше логические операции (рис.2.24,б), т.е. шифратор на восемь входов и три выхода.

Рис.2. 24б

Мультиплексоры. В ряде случаев необходимо осуществить опрос логических состояний большого количества логических схем и передачи этих состояний на один выход. Устройство, это обеспечивающее, называется мультиплексором (коммутатором). Мультиплексор реализует логическую функцию

, 2.36)

где V – адресные входы, X – информационные входы.

Для управления работой мулътиплексоров используются дешифраторы. Схема двухступенчатого мультиплексора на V = 2 и X = 4 показана на рис. 2.25.

Рис. 2.25

Мультиплексор построен как совокупность двухвходовых конъюнкторов (их число равно числу информационных входов), которые управляются дешифратором, имеющим количество выходов, равное числу информационных входов. Выходы конъюнкторов объединены схемой <<ИЛИ>>. Недостатком двухступенчатых схем является большое время задержки сигнала в дешифраторе и конъюнкторе.

Схема мультиплексора, построенная по принципу линейного преобразования, приведена на рис. 2.26.

Рис. 2.26

Работа его описывается выражением

. (2.37)

Если к примеру V1 = 0, V2 = 1, то

, (2.38)

и т. д.

По рассмотренному принципу может быть построена любая логическая схема мультиплексора. С помощью n- адресных входов можно выбрать один из информационных сигналов.

Демультиплексоры. Это схема, осуществляющая передачу одного информационного сигнала ( X1) на “n” информационных выходов. Она еще называется распределителем и осуществляет функцию, обратную функции мультиплексора. Работа демультиплексора описывается следующими логически ми уравнениями:

(2.39)

(2.40)

(2.41)

(2.42)

Рис. 2.27

Если мультиплексор имеет “к” управляющих входов V_к…V₁, то количество выходов . Демультиплексор с прямыми и инверсными управляющими входами приведен на рис. 2.27.

Демультиплексоры можно использовать для преобразования последовательного кода в параллельный, а применение мультиплексора вместе с демультиплексором обеспечивает последовательную передачу информации с преобразованием параллельного кода в последовательный и последовательного в параллельный (рис. 2.28)

Рис. 2.28

Полусумматоры и сумматоры. Сумматоры предназначены для выполнения арифметических и логических операций над числами в цифровых устройствах, представленными в двоичном, двоично-десятичном и других кодах. Одноразрядные сумматоры на два входа называются полусумматорами, а на три входа – полными одноразрядными сумматорами.

Полусумматоры. При сложении двух простых чисел а₀ и b₀ получается следующая ситуация, которую можно представить в виде карты Карно для суммы S₀ (табл.2.7).

Таблица 2.7

Минимизация дает следующее выражение

Для переноса C₁(табл.2.8 )

Таблица2.8

Минимальная совершенно дизьюнктивная нормальная форма

имеет вид

Схема полусумматора приведена на рис.2.29, а

Рис. 2.29, а

Сумматоры. Сумматором называется схема, предназначенная для сложения двоичных чисел. Полная таблица истинности одноразрядного сумматора и соответствующие ей карты Карно имеют вид (табл. 2.8, 2.9, 2.10) Результат представляется кодами суммы Si и переноса Pi.

Таблица 2.8

Таблица 2.9

Для суммы получим

. (2.43)

Таблица 2.10

Для переноса

. (2.44)

Преобразуя эти выражения, получим в базисе “И-НЕ”

, (2.45)

. (2.46)

На рис. 2.29, б приведена схема сумматора, составленная на основе приведенных логических выражений.

Рис. 2.29, б

К сумматорам относятся микросхемы К155ИМ1, К155ИМ2, К155ИМ3 и ряд других.

Микропроцессоры

Микропроцессор (МП)- это программно - управляемое устройство, осуществляющее процесс обработки цифровой информации и построенное на одной или нескольких микросхемах. Набор таких микросхем составляет базовый микропроцессорный комплект. В состав информационно-вычислительной системы, кроме микропроцессора (ЦПЭ), входят: оперативное запоминающее устройство (ОЗУ), постоянное запоминающее устройство (ПЗУ) и устройство, обеспечивающее связь с внешними устройствами: внешней памятью, устройствами ввода - вывода информации, устройствами управления(контроллерами), аналого- цифровыми (АЦП), цифроаналоговыми преобразователями (ЦАП) и другими устройствами. Набор микросхем, обеспечивающий построение всей вычислительной системы, составляет микропроцессорный комплект (МПК), т.е. семейство микропроцессорных и других микросхем, электрически, функционально и конструктивно сопрягающигся между собой. B состав МПК могут входить микросхемы различных серий при условии их совместимости. Рассмотрим работу микропроцессорного вычислительного устройства (МПВУ) (рис.2.30).

Рис. 2.30

Кроме ЦПЭ, который осуществляет процесс обработки информации, в состав МПВУ входят блоки ОЗУ, ПЗУ, генератор тактовых импульсов(ГТИ), блок интерфейса (ИФ), набор внешних устройств (ВУ). Интерфейс осуществляет обмен информацией МПВУ с ВУ. Под интерфейсом понимают совокупность унифицированных электронных схем , шин и специальных сигналов и алгоритмов, т.е. совокупность аппаратных и программных средств, с помощью которых осуществляется обмен информацией. Чаще всего алгоритм обработки информации заранее известен и программа работы МПВУ хранится в ПЗУ. ПЗУ может использоваться для хранения подпрограмм, числовых констант, таблиц. ОЗУ в МПВУ используется для хранения промежуточных результатов вычислений, а также данных, поступающих с ВУ, или подготовленных для выдачи в ВУ. ГТИ осуществляет синхронизацию работы ЦПЭ и МПВУ в целом. Все блоки в МПВУ связаны между собой шинами управления, адреса и данных. По шине управления (ШУ) ЦПЭ выдает управляющие сигналы в блоки МПВУ и получает сигналы, сообщающие ЦПЭ о состоянии блоков. По шине адреса (ША) ЦПЭ осуществляет передачи в блоки МПВУ адресов. Шина данных (ШД) служит как для передачи информации из ЦПЭ в блоки МПВУ, так из блоков МПВУ в ЦПЭ. Шинная (магистральная) организация является типичной для всех МПВУ. Основными узлами ЦПЭ являются устройства управления (УУ), регистр команд (РК), дешифратор команд (ДШК), арифметическо-логическое устройство (АЛУ), регистры общего назначения (РОН), регистр-аккумулятор (А), регистр-программный счетчик (ПС). Устройство управления (УУ) осуществляет выработку последовательностей импульсов управления узлами ЦПЭ в соответствии с кодом команды, который хранится в РК и дешифратором в ДШК, АЛУ выполняет все арифметические и логические операции над операндами. Источником одного из операндов и хранителем результата операции чаще всего выступает регистр-аккумулятор А, РОН является сверхоперативной памятью ЦПЭ и используется для хранения адресов ячеек, к которым может обращаться ЦПЭ, или непосредственно операндов. ПС служит для хранения адреса ячейки ПЗУ, в котором хранится команда, следующая за выполняемой в текущий момент. Выполнение команды в МПВУ можно разбить на две фазы: фазу выборки команды и фазу ее выполнения. Первая фаза начинается с того, что, содержимое ПС выставляется ЦПЭ на ША. В соответствии с адресом из ПЗУ считывается команда, поступающая в РК. Затем ДШК осуществляет дешифрацию кода команды. На этом заканчивается первая фаза выполнения команды. Вторая фаза начинается с выработки УУ управляющих сигналов в соответствии с которыми осуществляется пересылка операндов в требуемые узлы ЦПЭ (подготовка операндов к выполнению команды), после чего происходит выполнение требуемой операции. Одновременно с выполнением команды в ПС формируется адрес следующей команды. Таким образом, к моменту окончания выполнения команды ЦПЭ готов к выполнению следующей. Каждая команда представляет сбой цепочку последовательно выполняемых микрокоманд. Микрокоманда представляет совокупность элементарных действий, выполняемых элементами ЦПЭ параллельно за один такт. Последовательности микрокоманд, или микропрограммы, соответствующие командам ЦПЭ, хранятся в УУ ЦПЭ. Микропрограммное управление, как и шинная организация, является типичной для любого микропроцессора. В МПВУ возможны четыре вида обмена информацией между МП, памятью и ВУ: 1)по инициативе МП с устройством, всегда готовым к обмену (например ПЗУ; 2)по инициативе МП с ожиданием готовности ВУ к обмену 3)по инициативе ВУ с прерыванием работы МП (в этом случае МП прерывает выполнение программы и начинает обмен информацией с ВУ, запросившим прерывание); 4)прямой доступ ВУ к памяти (в этом случае обмен информацией осуществляется без участия МП). Еще одной особенностью МПВУ является наличие стековой памяти (рис.2.31), для организации которой в МП выделяется специальный регистр – указатель стека УС.

Рис. 2.31

Стек представляет собой область памяти, ячейки которой заполняются последовательно, начиная с ячейки со старшим адресом (дно стека) в сторону младших адресов. Считывание происходит в обратном порядке, т.е. слово, записанное последним (вершина стека) считывается первым, а первое записанное слово считывается последним. УС содержит адрес ячейки - вершина стека . При записи в стек байта содержимое УС уменьшается, а при считывании - увеличивается на единицу. Стековая память удобна для записи массивов информации, в частности для запоминания состояний узлов МП в момент прерывания, к которым необходимо вернутся при завершении обмена информацией с ВУ, запросившим прерывание.