Лекции / ЛЕКЦИЯ18_09
.pdf
x1 |
|
|
|
|
|
|
|
|
|
|
Элемент |
||||
x2 |
|
|
|
|
|
||
|
|
|
|
|
|||
|
|
КЛЦ1 |
|
|
памяти |
||
xn |
|
|
|
|
|||
|
|
|
|
|
|
||
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
Q1 |
|
y1 |
||
|
||||
Q2 |
КЛЦ2 |
|
|
y2 |
|
||||
Qi |
|
ym |
||
|
|
|||
|
|
|
|
|
|
|
|
|
|
Рисунок 18.11 – Функциональная схема последовательностного устрой-
ства
Значения выходных логических сигналов ПУ зависят не только от сигна-
лов, имеющихся в данный момент времени на входах устройства(x), но и от входных сигналов, поступавших на входы в предыдущие момента времени (Q).
Иначе говоря, выходное состояние такого устройстваопределяется после-
довательностью поступления входных сигналов.
Обеспечение зависимости выходных сигналов от предистории поступления входных позволяет существенно расширять функциональные возможности ПУ по сравнению с комбинационными логическими цепями.
Простейшими ПУ являются триггер,ыа к более сложным относятся
счётчики, делители частоты, распределители импульсов, генераторы чисел и
т. п. Многие из подобных устройств выпускаются промышленностью в виде отдель-
ных интегральных схем.
18.3.1 Триггеры
В импульсной и цифровой техникешироко используются функциональные узлы, способные сохранять двоичную информацию(состояния «0», «1») после окончания действия входных импульсов.
Такие функциональные узлы называют триггерами.
В интегральной схемотехнике триггеры выполняют либо на основе логических интегральных элементов, либо как завершенный функциональный элемент в виде микросхемы. Интегральные триггеры характеризуются большим разнообразием. Их
отличают функциональный признак, определяющий поведение триггера при воздействии сигнала управления, а также используемый способ управления.
По функциональному признаку различают триггеры типов RS, D, T, JK и др.
По способу управления триггеры подразделяют на асинхронные и такти-
руемые (синхронные).
В асинхронных триггерах переключение из одного состояния в другоеосу-
ществляется непосредственно с поступлением сигнала на информационный вход.
В тактируемых триггерах помимо информационных входовимеется вход тактовых импульсов. Их переключение производится только при наличии раз-
решающего тактирующего импульса.
18.3.1.1 RS триггеры
Асинхронные триггеры требуют для своего построения два двухвходовых логических элемента типа И-НЕ или ИЛИ-НЕ. На рисунке 18.12 приведена
функциональная схема асинхронного триггера на логических элементах 2И-НЕ.
S
R
|
& |
|
|
|
Q |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
S |
|
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
tn |
|
|
|
tn+1 |
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
S |
|
|
R |
Q n+1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
t |
|||||||
|
|
|
|
|
|
|
|
|
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
1 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
R |
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
1 |
|
1 |
Q n |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
& |
|
|
|
|
Q |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
|
0 |
|
0 |
X |
Q |
|
|
|
|
|
|
|
|
|
||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рисунок 18.12 – Асинхронный RS-триггер на логических элементах 2И-НЕ
Состоянию логической «1» соответствует Q = 1, Q = 0. Состоянию логиче-
ского «0» соответствует Q = 0, |
Q = 1. |
|
||||||||||||||||||
По управляющему входу |
|
производится установка |
триггера в состояние |
|||||||||||||||||
S |
||||||||||||||||||||
логической «1», а по управляющему входу |
|
|
– установка (перевод) триггера в ис- |
|||||||||||||||||
R |
||||||||||||||||||||
ходное состояние логического «0». |
|
|||||||||||||||||||
Структурные уравнения триггера имеют вид: |
|
|||||||||||||||||||
Q t +1 = |
|
|
|
|
|
|
|
t +1 = |
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
Q t |
|
|
|
; |
|
|
|
|
t |
|
|
|
. |
() |
||||||
S |
|
R |
|
Q |
Q |
R |
S |
|||||||||||||
Принцип действия триггера определяется поведением в нем элементовИ-
НЕ. Он иллюстрируется таблицей переходов триггера, где указаны значения входных сигналов в некоторый момент времениtn и состояние триггера(по значе-
нию его прямого выхода) в следующий момент времени tn+1 после прихода очеред-
ных импульсов.
Рассмотренной схеме триггера соответствуют временные диаграммы, при-
веденные на рисунке 18.12. Они построены с учетом таблицы переходов.
На рисунке 18.13 показана функциональная схема асинхронного RS-
триггера на логических элементах 2ИЛИ-НЕ.
В отличие от предыдущей схемытриггер управляется не инверсными, а
прямыми значениями входных сигналов. Работу схемы иллюстрирует таблица переходов, приведенная на рисунке 18.13.
R
1 Q
S 1 Q
|
tn |
tn+1 |
|
S |
|
R |
Q n+1 |
1 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
0 |
Q n |
1 |
|
1 |
X |
Рисунок 18.13 – Схема асинхронного RS-триггера на элементах 2ИЛИ-НЕ
Структурные уравнения триггера имеют вид: |
|
||||||||||
Q t +1 = |
|
|
|
|
t +1 = |
|
|
|
|
|
|
|
+ R ; |
|
|
|
|
+ S . |
|
||||
Q t + S |
|
|
t + R |
() |
|||||||
Q |
Q |
||||||||||
На рисунке 18.14 приведена функциональная схема |
тактируемого RS- |
||||||||||
триггера на элементах 2И-НЕ. |
|
||||||||||
S &
& Q
Т
R |
& |
& |
Q |
|
|
Рисунок 18.14 – Тактируемый RS-триггер
Переключения в тактируемом триггере возможны лишь при наличии такти-
рующего импульса, подаваемого на вход Т.
Эта особенность схемы связана с применением на входах двух управляющих элементов 2И-НЕ.
Тактируемые RS-триггеры нашли широкое применение в цифровых устройст-
вах для хранения двоичной информации в течение времени, большего ее существо-
вания в исходном источнике, например для хранения промежуточной информации,
передаваемой от счетчиков импульсов и регистров.
18.3.1.2 D-триггеры
D-триггеры имеют один информационный вход. Состоянию логической «1»
на прямом выходе соответствует единица на информационном входе триггера,
а состоянию логического «0» – нулевой уровень входного сигнала.
Характеристические уравнения D-триггера имеют вид:
|
|
|
|
|
|
|
|
|
|
|
ìQt +1 |
= it T + Qt T , |
|||||||||
í |
|
|
|
|
|
|
|
|
() |
|
|
|
|
|
|
|
|
||||
î Qt +1 |
= it T + Qt T |
|||||||||
На практике наибольшее применение получили тактируемые(однотактные)
D-триггеры. Их значение обусловлено свойством сохранять состояние на выхо-
де после снятия сигнала с информационного входа до прихода очередного такто-
вого импульса (dе1ау – задержка).
D-триггеры широко используют при построения регистров. На рисунке
18.15 приведена схема однотактного D-триггера, выполненная на основе асин-
хронного RS-триггера.
D &
& Q
Т |
& |
& Q |
Рисунок 18.15 – Однотактный тактируемый D-триггер
18.3.1.3 Т-триггер
Характерным свойством Т-триггера является его переключение в противо- |
||||||||||||
положное состояние с приходом каждого очередного входного импульса. Ввиду |
||||||||||||
широкого применения в счетчиках импульсов, его часто называют триггером со |
||||||||||||
счетным запуском. |
|
|
|
|
|
|
|
|||||
Триггеры |
Т-типа выполняются |
на |
базе |
двух |
асинхронныхRS-триггеров |
|||||||
(Мaster-Slave-схема), один из которых называют основным, а другой – вспомога- |
||||||||||||
тельным (ведущий-ведомый). Это левый и правый триггеры на рисунке 18.16. |
|
|||||||||||
Состояния его выходов описываются системой уравнений: |
|
|
||||||||||
ìQ |
t +1 |
= Q |
T |
+ Q |
T ; |
|
|
|
|
|
() |
|
í |
|
t |
|
t |
|
|
|
|
|
|
||
îQt +1 = Qt T + Qt T . |
|
|
|
|
|
|
||||||
По M/S-схеме реализуются несколько вариантов Т-триггера. |
|
|
||||||||||
Особенностью рассматриваемой структурной схемы является наличие в |
||||||||||||
ней дополнительного |
инвертора(элемент D3), управляющего вспомогатель- |
|||||||||||
ным триггером. В связи с этим ее называют часто схемой с инвертором. |
|
|||||||||||
|
|
|
|
|
|
D3 |
|
|
|
|
|
|
|
|
J |
|
|
|
D1 |
|
D4 |
|
D6 |
D8 |
Q |
|
|
|
|
& |
& |
|
& |
|
& |
|||
tИ |
T |
|
|
|
|
|
|
|
|
|
|
|
|
|
K |
|
|
|
D2 |
|
|
|
|
|
|
|
|
|
|
& |
& |
D5 |
& |
|
& |
Q |
||
|
|
|
|
|
|
|
|
|
|
D9 |
||
|
|
|
|
|
|
|
|
|
D7 |
|
||
|
|
|
|
|
Master-триггер |
|
|
Slave-триггер |
|
|||
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
Рисунок 18.16 – Т-триггер |
|
|
|
|||
Последовательность переключения асинхронных RS-триггеров, входящих в
Т-триггер, такая.
На этапе фронта входного импульса переключается основной триггер, а по
окончании длительности tИ входного |
импульса (на этапе |
среза) – вспомога- |
тельный триггер. |
|
|
Указанная особенность отражается |
в другом названии |
схемы – триггер |
с внутренней задержкой (Тt). |
|
|
Режим счетного запуска Т-триггера определяет указанные ниже особенно-
сти, учитываемые при его построении.
В схеме должны быть созданы условия для сохранения нового состояния после переключения триггера входным импульсом. При этом должна обеспечи-
ваться необходимая направленность переключения: если триггер находится в со-
стоянии «1», то входной импульс переводит его в состояние «0», и наоборот.
Избирательность переключения Т-триггера достигается наличием связей
элементов D8, D9 с выходами вспомогательного триггера.
Если до прихода очередного входного импульсаТ в триггере записана«1», то по цепям обратных связей на входе элементаD9, будет логическая «1», а на выходе элемента D8 – логический «0».
При поступлении входного импульса Т элемент D9 переходит в состояние «0»,
вызывая переключение в нулевое состояние основного триггера, а после окончания входного импульса в состояние «0» переключается и вспомогательный триггер.
18.3.1.4 JK-триггер
JK-триггер получают на основеТ-триггера путем использования в его входных цепях трехвходовых элементовИ-НЕ, позволяющих иметь два допол-
нительных входа J и К (рисунок 18.17).
Наличие двух дополнительных входов расширяет функциональные воз-
можности триггера, в связи с чем JK-триггер называют универсальным.
При соответствующем подключении входовJК-триггер, в частности, может
выполнять функции RS, D и T-триггеров (рисунок 36.8).
S º J |
J |
T |
|
||
|
T |
|
R º K |
K |
|
|
|
|
|
RS - триггер |
|
T
|
T |
J |
T |
|
T |
|
|
|
|
|
|
|
D |
K |
|
|
|
D - триггер |
|
J |
T |
|
|
T |
|
T - триггер |
|
K |
|
|
|
Рисунок 18.17 – Схемы триггеров на основе JK-триггера
JК-триггер, так же как и все типы триггеров, получаемые на его основе, явля-
ется триггером с внутренней задержкой: в момент действия импульсаТ инфор-
мация записывается в основной триггер, а после его окончания состояние основного триггера передается во вспомогательный.
Наличие в работе схемывнутренней временной задержки, определяемой длительностью тактовых импульсов, часто отражается символом «t» в обозна-
чении JK-триггера и триггеров, выполненных на его основе: JKt, RSt, Dt, Тt.
RSt, и Dt-триггеры являются тактируемыми (рисунок 18.17): RSt-триггер полу-
чают подачей на вход J сигнала S, а на вход К – сигнала R. Dt-триггер создается вве-
дением инвертора в цепь входа К.
Триггер со счетным запуском (Тt-триггер) реализуется подключением входов J
и К к входу Т.