Функциональная схема мультиплексора и работа устройства
На рисунке, а приведена функциональная схема мультиплексора на четыре входа x0–x3, управляемая двухразрядным кодом i – адресом выбираемого входа.
а – функциональная схема; б – условное обозначение
Управляющий сигнал, распознаваемый дешифратором, формирует единичный сигнал на одном из его выходов, который, поступая на нижний вход одной из схем И, пропускает на выходу (через дизъюнктор ИЛИ) импульсы с той входной линии, которая подключена к верхнему входу данной схемы И. Мультиплексор может быть синхронизирован подачей на конъюнкторы синхроимпульсов, как показано пунктиром на рисунке, а. Условное обозначение мультиплексора на восемь входов приведено на рисунке, б.
Реализация логических функций на основе мультиплексора
На основе мультиплексоров может быть реализована любая логическая функция, благодаря чему встроенные в микросхему мультиплексоры широко применяются в СБИС программируемой логики.
Покажем, как на основе мультиплексора можно реализовать логическую функцию "сумма по модулю 2", представленную таблицей истинности, приведенной в таблице:
Номера набора |
х1 |
х0 |
F |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
2 |
1 |
0 |
1 |
3 |
1 |
1 |
0 |
Так как мультиплексор может пропустить на выход сигнал с любого входа, адрес которого установлен на соответствующих адресных входах, подадим на входы 0–3 сигналы "0" и "1" в соответствии с F. Номер входа при этом будет соответствовать номеру набора (рис. 3.18). Теперь если на адресные входы мультиплексора а1а0 подавать аргументы функции х1х0, значения функции F будут формироваться на выходе мультиплексора в соответствии с таблицей истинности.
Реализация функции "сумма по модулю два"
Таким образом, чтобы мультиплексор выполнял логическую функцию, на его информационные входы необходимо подать логические "1" или "0" в соответствии с таблицей истинности, а на адресные входы – аргументы функции.
Рисунок 2 иллюстрирует возможность воспроизведения с помощью мультиплексора любой функции п аргументов. Действительно, каждому набору аргументов соответствует передача на выход одного из сигналов настройки. Если этот сигнал есть значение функции на данном наборе аргументов, то задача решена. Разным функциям будут соответствовать разные коды настройки. Информационные входы становятся входами настройки булевой функции, а адресные – входами аргументов.
Рис. 2. Реализация любой логической функции п аргументов
В примере с реализацией функции "сумма по модулю 2" используется мультиплексор с двумя адресными входами, число которых равно числу аргументов функции. Однако возможны ситуации, когда с помощью такого мультиплексора можно реализовать и более сложные функции.
Пусть, например, булева функция трех аргументов имеет вид:
Аргумент х1, входит в функцию только один раз (в конъюнкцию х1х2х3), в то время как х2 и х3 – два раза. Это значит, что если х2 и х3 равны единице, то значение функции F однозначно определяется значением x1. Это дает возможность перехода к сокращенной таблице истинности функции F, которая в этом случае называется остаточной
х3 |
х2 |
Fост |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
х1 |
Таким образом, на входы настройки F(0), F(l), F(2) мультиплексора, соответствующие наборам х3х2 = 00, 01 и 10, подаются логические "1" или "0" в соответствии с Fост. На вход F(3) подается аргумент х1. Схема включения мультиплексора, реализующего функцию F, изображена на рисунке. Переменная x1 в этом случае переводится из аргументов на входы настройки.
