3.Разработка функциональных блоков контроллера
В этом разделе производится выбор и описание функциональных блоков, определенных в упрощенной структурной схеме рис. 2.12, дается описание их построения. Каждый блок в курсовом расчете сопровождается функциональной схемой.
Замечание. Ссылка на принципиальную схему контроллера, которая строится после разработки блоков и построения структурной схемы всего устройства, при описании блоков не допускается.
3.1.Блок cpu
В основу проектируемого контроллера положен микропроцессор i8085; одна из трех модификации этого МП (8085AH, 8085AH-1, 8085AH-2) должна быть использована в зависимости от тактовой частоты, указанной в табл. 2.3. МП и микросхемы его поддержки (приборы 8755, 8155/56, 8185) образуют микропроцессорный комплект MSC-85. Использование приборов 8755, 8155/56, 8185 в качестве элементов памяти будет в дальнейшем обозначаться как «основной вариант».
Указанная в табл. 2.3 тактовая частота позволяет использовать МП типа 8085AH-1 или 8085AH-2. Остановиться следует на приборе 8085AH-2, как более дешевом.
Замечание. Ограничиваясь для реализации имитатора-контроллера только приборами MSC-85, можно использовать минимальную конфигурацию [3]. Она позволяет учесть аппаратные особенности приборов комплекта и использовать минимальное количество дополнительных микросхем. Однако минимальная конфигурация в данном случае может быть использована только частично, так как приведенная на рис. 2.12 структурная схема требует большего набора функциональных устройств, чем это возможно в рамках минимальной конфигурации.
Как видно из табл. 2.3, в состав контроллера входит память типа RAM основного типа (прибор 8155), которая может быть подключена непосредственно к МП, и память типа ROM (прибор 27С256), которая не обладает такой особенностью и требует разделения мультиплексной шины AD на адресную часть и данные. Такое разделение обычно выполняется введением специального регистра-защелки (рис. 1.8 [4]).
Замечание. Регистр-защелку в данном варианте целесообразно поместить в блок памяти.
Еще одна особенность CPU состоит в том, что для управления БИС общего назначения необходимо сформировать системные сигналы MEMR#, MEMW#, I/OR#, I/OW#, для чего обычно используется комбинационная схема, например демультиплексор. Примерная схема такого CPU представлена на рис. 1.10 [3]. Указанная схема может быть принята за основу CPU проектируемого контроллера, но с некоторыми изменениями (рис. 3.1).
|
Рис. 3.14. Функциональная схема центрального процессорного устройства |
Использование приемопередатчика на шине данных и буферов на старшей части шины адреса не всегда является необходимым, использование его должно быть обосновано. Шина данных должна остаться в виде AD, исходя из особенностей прибора 8155, содержащего модуль памяти типа RAM. Таким образом, при сохранении приемопередатчика в шине AD схема управления должна быть изменена, необходимо чтобы на выходе появлялись не только данные, но и младшая часть адреса. При использовании одноплатной конструкции контроллера эквивалентная емкостная нагрузка на шину невелика, поэтому приемопередатчики на шине AD лучше не использовать вообще. То же можно сказать и о старшей части шины адреса.
В контроллере не предполагается использовать режим прямого доступа к памяти, поэтому сигнал AEN и входы для его использования в контроллере не требуются.
Сигнал READY в зависимости от тактовой частоты микропроцессора может быть подключен либо к Vcc, либо к автомату готовности прибора 8755. Решение об этом будет принято при построении блока памяти.
Сигнал RESET IN# может быть подключен к внешней кнопке перезапуска контроллера.