4.Уточненная структурная схема контроллера

На основании материала раздела 2 и разработанных функциональных узлов раздела 3 строится уточненная структурная схема контроллера. Назначение схемы  показать межблочные связи контроллера, дать целостное представление о его функционировании; при этом целесообразно кроме схемы учитывать общий алгоритм функционирования, варианты которого представлены в разделе 2.

Уточненная структурная схема контроллера (рис. 4.1) содержит блок CPU, блок памяти, блок ввода пакетов управления, селектор адреса, таймер временного паттерна, формирователь сигналов возбуждения аналогового сигнала (дельта-импульсов) и индикаторное устройство. В составе каждого блока указаны используемые приборы комплекта MSC-85 и другие БИС, а также входные и выходные сигналы, предназначенные для управления.

Как указывалось в разделе 3, системная шина представлена мульти-плексной шиной данных/адреса AD[0,7], которая дополнена шиной старшего адреса A[8,15] и шиной управления CB. Шина управления содержит сигналы сгенерированные микропроцессором и необходимые для управления приборов комплекта MSC-85, а также системные сигналы приборов общего назначения. В состав CB введены сигналы запросов прерывания, которые распределены следующим образом:

• запрос прерывания с высшим приоритетом (R7.5) предоставлен таймеру временного паттерна. Обслуживание этого запроса прерывания представляет наибольшую ценность, он имеет высший приоритет, так как формирует измерительный сигнал;

• запросы прерывания R6.5 и R5.5 используются для обслуживания входных пакетов управления контроллером и устройства индикации. Задержки в обслуживании этих запросов не имеют столь высокой цены;

• запрос прерывания TRAP не используется в данной разработке; он предназначен для обслуживания аварийных ситуаций, в частности аварий блока питания контроллера;

• вход МП Interrupt в данном варианте по-прежнему не используется.

Селектор адреса представлен на структурной схеме отдельным блоком, и его сигналы выделены в отдельную шину. Это сделано для того, чтобы подчеркнуть особенности двухуровневой дешифрации адреса, использованной в контроллере.

Приведенная уточненная структурная схема должна соответствовать принципиальной схеме, которая приводится в приложении курсового расчета.

На принципиальной схеме должны быть указаны все связи, все контакты и все элементы, включая коммуникационные (разъемы и соединители). В данном варианте обязательно должны быть применены два разъема для связи с управляющим ПК (на вход и на выход), еще один разъем должен быть использован для вывода сигналов временного паттерна в аналоговый блок и наконец, могут быть использованы (в зависимости от конструкции) разъемы питания.

Вход RESET IN предназначен для подключения к кнопке «холодного» старта, которая может быть расположена на передней панели контроллера и также нуждается в разъеме.

Принципиальная схема сопровождается перечнем используемых эле-ментов.

Рис.4.1. Уточненная структурная схема контроллера имитатора сигналов

* прибор 8155, используется в трех блоках: памяти (в части модуля RAM), в таймере временного паттерна (в части портов ввода-вывода) и в индикаторном устройстве (как таймер). Для этого прибора сигналы управления показаны для каждого блока (трижды).

** прибор 8755 используется в схеме два раза. Его сигналы управления также показаны два раза.

*** сигнал готовности READY, формируемый прибором 8755, подключается к входу микропроцессора 8085 в зависимости от используемой тактовой частоты последнего. Подробнее см. 3.2.