Другие варианты построения таймера временного паттерна, встречающиеся в курсовом расчете

Основные варианты счетчиков (БИС ПТ), предлагаемые для построения таймера временного паттерна, приведены в табл. 3.6.

Первая строка табл. 3.6 относится к рассмотренному варианту построения таймера временного паттерна и будет обозначаться в заданиях на курсовой расчет как «основной вариант».

Таблица 3.9. Варианты счетчиков, предлагаемых для проектирования

БИС ПТ	Краткое описание	Литература
555ИЕ10	Синхронный двоичный счетчик по модулю 16 с переносом; асинхронный сброс	[5, разд. 7.5, с. 636657]
1533ИЕ18	Синхронный двоичный счетчик по модулю 16 с переносом; синхронный сброс	[5, разд. 7.5, с. 636657]
74ALS8161	Синхронный двоичный счетчик по модулю 256 с переносом; с заменой некоторых сигналов на инверсные	[5, разд. 7.5, с. 636657]
74ALS8163	Синхронный двоичный счетчик по модулю 256 с переносом; с заменой некоторых сигналов на инверсные.	[5, разд. 7.5, с. 636657]
74LS593	Интерфейсное устройство с двунаправленной шиной данных, содержащее счетчик по модулю 256 с входным регистром памяти	[5, разд. 7.5, с. 657662]
8253	Программируемый трехканальный 16-разрядный счетчик/таймер	[3, разд. 3.4]
8254	Программируемые трехканальный 16-разрядный счетчик/таймер с повышенным быстродействием	[3, разд. 3.4]
TMR 8155	Программируемый 14-разрядный вычитающий счетчик с параллельной загрузкой данных, входящий в состав прибора 8155	[3, разд. 3.9, с. 299303]

Три следующие строки табл. 3.6 предполагают использование других вариантов синхронных двоичных счетчиков. Эти счетчики имеют отличие от рассмотренного варианта некоторыми конструктивными особенностями, с которыми предлагаем ознакомиться по указанной литературе.

Прибор 74LS593 отличается от всех указанных ранее использованием более сложной структуры, в состав которой включен входной регистр хранения модуля пересчета. В нем реализована возможность подключения схемы непосредственно к системной шине микропроцессора. Последнее избавляет от необходимости предусматривать регистры хранения модуля пересчета (регистры портов прибора 8155 в основном варианте).

Варианты, представленные в трех последних строках таблицы, требуют особого рассмотрения. Приборы 8253 и 8254 представляют собой трехканальные 16-разрядные счетчики/таймеры, которые могут использоваться с тактовыми частотами 2,5 МГц (8253) и 10 МГц (8254). Счетчики работают в режиме вычитания и могут использоваться в 6 различных режимах, два из которых непрерывные. Счетчики имеют выходные пины, на которых может быть получен сигнал, соответствующий переполнению. Таким образом, рассмотренная выше схема формирования временного паттерна может быть приложена к этим приборам, с учетом их особенностей.

Приборы 8253/54 имеют 16-разрядную структуру, поэтому для поддержки выбранного 20-разрядного модуля требуется каскадирование (16 + + 16 = 32 разряда) или использование, как было замечено ранее, варианта формирования длинного интервала в два приема.

В табл. 3.1 для рассмотренного примера показано, что максимальная длительность интервала между пачками составляет 93 000 мкс, что для тактовой частоты F_osc = 2 мГц составляет модуль пересчета 186 000. Такой модуль может быть реализован как 65 536  2 + 54 928, т. е. как двукратное переполнение полного 16-разрядного счетчика и добавления остатка 54 928. Требуемый временной интервал в структуре таблицы временного паттерна может быть задан следующим образом:

seg code

…

TABL0:

…

DW 0 ; 1-й холостой цикл

DB 0 ; без формирования дельта-импульса (выводится код 00b)

DW 0 ; 2-й холостой цикл

DB 0 ; без формирования дельта-импульса (выводится код 00b)

DW 54928 ; код добавки, задан в десятичной системе счисления

DB 01 ; выводится код положительного дельта-импульса

…

Замечание. Загрузка в таймер кода 0000h эквивалентна заданию максимального модуля счета. Использование десятичного представления кода добавки не противоречит требованиям ассемблера, который преобразует его и загрузит в соответствующую ячейку памяти в виде двоичного эквивалента.

Структурная схема таймера временного паттерна, построенная на таймерах прибора 8253/54, приведена на рис. 3.20, временная диаграмма – на рис. 3.21.

При программировании режимов работы таймера следует остановиться на режиме M₂ или M₃, которые обеспечивают непрерывный режим с возможностью программирования периода следующего интервала записью кода в текущем интервале. Такая особенность уже использовалась в «основном варианте».

Как указывалось ранее, прибор 8253/54 содержит три программируемых счетчика, поэтому не рентабельно оставлять два оставшиеся без применения. Один из вариантов использования – расширение импульса переполнения таймера временного паттерна до требуемой длительности. Это может быть реализовано использованием свободного канала прибора в режиме M₁. Не использованный в таймере временного паттерна канал 2 прибора может быть применен в других функциональных устройствах, например для формирования бодовой частоты в последовательном интерфейсе или в ИУ.

Как показано на рис. 3.20, сигнал Q с выхода триггера DD2.1 управляет разрешением счета канала 0 после поступления трех байтов пакета Start.

Рис. 3.33. Структурная схема таймера временного паттерна, построенная на приборе 8253

Каждое переполнение канала 0 таймера вызывает ППОП, которая загружает модуль и знак следующего интервала временного паттерна (MC₀(2), MC₀(3), …).

Запуск ППОП для программирования 1-го интервала (MC0(1)), производится от сигнала Start1, как описано в 3.9. Перепад сигнала OUT0 (01) вызывает запуск канала 1 таймера (DD3.2), который работает в режиме формирователя длительности импульса, представляя, таким образом, часть схемы формирователя дельта-импульса имитатора.

Другим отличием данного варианта, от рассмотренного ранее (см. рис. 3.17), будет необходимость добавления регистра хранения кода знака дельта-импульса (2 разряда) с загрузкой его в ППОП.

Рис. 3.34. Временная диаграмма функционирования таймера временного паттерна, построенного на приборе 8253

Для знака может быть использован регистр (например, 555ИР23) или свободный порт приборов 8155, 8755. Решение этой задачи не составит особого труда.