- •Проектирование микроконтроллеров
- •Isbn 5-7629-0812-7 сПбГэту «лэти», 2008
- •Список использованных сокращений
- •1.Цели и задачи курсового проектирования. Уточнение задания
- •2.Разработка структурной схемы контроллера Типы разрабатываемых контроллеров-имитаторов
- •2.1.Схемы алгоритмов функционирования контроллеров
- •2.2.Варианты заданий на курсовой расчет
- •2.3.Спецификация входных и выходных сигналов контроллеров
- •2.4.Параметры радионавигационного сигнала
- •2.5.Форматы пакетов управления и пакета «старт»
- •2.6.Упрощенная структурная схема контроллера
- •3.Разработка функциональных блоков контроллера
- •3.1.Блок cpu
- •3.2.Блок памяти
- •3.3.Блок приема пакетов управления
- •3.4.Входные сигналы параллельного интерфейса блока приема управляющих пакетов и пакета «старт»
- •3.5.Последовательный интерфейс для приема пакетов управления
- •3.6. Блок индикации
- •3.7.Электрический расчет драйверов сид-дисплея
- •3.8.Особенности построения сид-индикатора на приборах с оа
- •3.9.Блок формирования временного паттерна
- •3.10.Реализация интерфейса для передачи дельта-импульсов
- •3.11.Табличное представление временного паттерна
- •Другие варианты построения таймера временного паттерна, встречающиеся в курсовом расчете
- •3.12.Селектор адреса
- •4.Уточненная структурная схема контроллера
- •5.Разработка программного обеспечения
- •5.1.Программный модуль курсового расчета
- •5.2.Структура данных модуля
- •5.3.Конструирование программного модуля
- •6.Описание шаблонов программного обеспечения, представленного на cd
- •Последовательность действий для запуска исполняемого модуля программы
- •Варианты управления контроллером
- •6.1.Варианты шаблонов формирования временного паттерна
- •6.2.Варианты шаблона "Динамическая индикация"
- •Список иллюстраций Список таблиц
- •Список литературы
- •Типы схем
- •Проектирование микроконтроллеров
- •197376, С.-Петербург, ул. Проф. Попова, 5.
3.5.Последовательный интерфейс для приема пакетов управления
Стандартный вариант последовательного интерфейса. Последовательный интерфейс может быть использован для приема пакетов управления. Вариант выполненного по последовательной схеме устройства можно найти во второй дополненной версии [3, рис. 1.34], помещенной на компакт-диске. Для преобразования байтового параллельного формата данных микропроцессора в последовательный здесь используется микросхема 8251, которая требует дополнительного формирователя бодовой частоты. Бодовая частота применяется для тактирования передатчика (сигнал RTxC) и приемника (сигнал RxC) микросхемы 8251. Подключение пина готовности передатчика (TxRDY) к входу запроса прерывания (как показано на рис. 1.34) не требуется, так как на передачу используется единственный байт – номер контроллера в группе.
Реализация генератора бодовой частоты (Fbd) должна быть выполнена в каждом конкретном случае особо. Конечно, это должен быть счетчик. Необходимый модуль пересчета (Mbd) следует выбирать из заданных параметров последовательного канала и использованной тактовой частоты микропроцессора. Для варианта Fclk = 4 мГц и стандартной скорости 9600 бит/с модуль пересчета равен
Mbd = Fclk / (9600 BRF) = 4 106 / (9600 16) = 26,041,
где BRF – коэффициент деления частоты тактовых импульсов в микросхеме (см. [3 рис. 3.87]). Значение BRF = 16 наиболее подходит для МП 8085 и его тактовых частот, таким образом, необходимое значение Fbd = 9600 16 = = 153,6 кГц.
Вычисленное значение Mbd необходимо округлить до целого и затем проверить отличие получившегося значения от требуемого номинала. Если получившееся отличие более 3 %, расчет необходимо повторить для другого целого значения или принять другое решение.
Замечание. В случае измерения номинала Fclk для получения более точного значения Fbd необходимо учесть влияние этого изменения на все другие потребители тактовой частоты
(см. рис. 2.12) и согласовать предлагаемое изменение с преподавателем.
В данном случае относительная расстройка бодовой частоты (Fbd) от номинала (частоты даны в килогерцах) составит
F/F = (Fbd Fclk) / Mbd / Fbd = (153,6 153,846) / 26 / 9,6 = 0,0016 = 0,16 %.
Полученная точность формирования бодовой частоты удовлетворяет требованиям.
Улучшенный вариант последовательного интерфейса. Этот вариант предполагает использование микросхемы 16550, которая представляет собой асинхронный приемопередатчик со встроенным буфером FIFO [9]. Наличие буферов FIFO объемом 16 байт для чтения и записи позволяет уменьшить количество обращений к микропроцессору. Второй значительной особенностью этого прибора является наличие встроенного и программируемого бодового генератора. Для кварцевых резонаторов 1,8432, 3,072 и 18,432 МГц программируемый генератор позволяет получить значения Fbd (BRF = 16) для всех используемых на практике бодовых частот. Базовая конфигурация подключения прибора 16550 к системной шине представлена на рис. 3.6.
|
Рис. 3.19. Базовая конфигурация прибора 16550 |
Прибор может быть расположен как в пространстве памяти, так и в пространстве ввода-вывода, занимая блок из 8 байтов; имеет альтернативные сигналы управления (RD, RD# и WR, WR#) и сигнал, эквивалентный сигналу ALE, для подключения к мультиплексированной шине (ADS) только другой полярности. На рис. 3.6 прибор конфигурирован в пространстве IO, адрес задан сигналом CS#, регистр Latch не является обязательным. Входные (SIN) и выходные пины (SOUT), также как и соответствующие сигналы модема, должны подключаться к драйверу преобразования интерфейса RS-232 (микросхемы 1488 и 1489).
Прибор 16550 имеет развитую систему прерывания, которая позволяет использовать единый сигнал (Interrupt), указывающий на несколько возможных событий (прием байта, вывод байта, заполнение буфера FIFO на половину или целиком и др.) или раздельные сигналы приема входного (RxRDY) или вывода выходного (TxRDY) байтов.
В нашем случае для решения задачи приема пакетов управления достаточно использовать сигнал RxRDY для ввода по прерыванию.
