1. Загальні відомості про мікропроцесорну техніку

Мікропроце́сор (англ. microprocessor) — інтегральна схема, яка виконує функції центрального процесора (ЦП) або спеціалізованого процесора.

2. Організація обміну інформацією

Обмін інформацією в мікропроцесорних системах відбувається в циклах обміну інформацією.

Цикли обміну інформацією поділяються на два основних типи:

Цикл запису (виводу), у якому процесор записує (виводить) інформацію;

Цикл читання (вводу), у якому процесор читає (уводить) інформацію.

3. Шини мікропроцесорної системи

Шина даних - це основна шина, заради якої і створюється вся система. Кількість її розрядів (ліній зв'язку) визначає швидкість і ефективність інформаційного обміну, а також максимально можливу кількість команд

Шина адреси - друга за важливістю шина, яка визначає максимально можливу складність мікропроцесорної системи, тобто допустимий об'єм пам'яті і, отже, максимально можливий розмір програми і максимально можливий об'єм даних, які запам'ятовуються.

Шина управління - це допоміжна шина, керуючі сигнали на який визначають тип поточного циклу і фіксують моменти часу, що відповідають різним частинам чи стадіям циклу.

4. Цикли програмного обміну

Рис. 2.3. Цикл читання на магістралі Q-bus.

Рис. 2.4. Цикл запису на магістралі Q-bus.

5. Цикли обміну за допомогою переривань

Переривання в мікропроцесорних системах бувають двох основних типів:

векторні переривання, що вимагають проведення циклу читання магістраллю;

радіальні переривання, що не вимагають ніякого циклу обміну магістраллю.

При векторному перериванні код номера переривання передається процесору тим пристроєм вводу/виводу, що дане переривання запросив.

При радіальному перериванні в магістралі існує стільки ліній запиту переривання, скільки усього може бути різних переривань. Тобто кожен пристрій вводу/виводу, який бажає використовувати переривання, подає сигнал запиту переривання по своїй окремій лінії.

6. Цикли обміну в режимі ПДП

Перш ніж почати обмін у режимі ПДП, пристрій, якому необхідний ПДП, повинен запросити ПДП і одержати його. Процедура запиту і надання ПДП дуже схожа на процедуру запиту і надання переривання. В обох випадках пристрій, що вимагає обслуговування, посилає сигнал запиту процесору. Однак у випадку ПДП процесор обов'язково повинен надати ПДП пристрою, що запросив, за допомогою спеціальних сигналів, тому що на час ПДП процесор відключається від магістралі. А при радіальних перериваннях надання переривання від процесора не потрібно.

7. Функціонування МП-пристроїв і систем

8. Мікропроцесори фірми Intel молодших поколінь. 8-розрядні МП (і8080)

Дата анонсу: 8 червня 1978

Тактова частота (МГц): від 4 до 10

Розрядність шини даних: 16 біт

Розрядність шини адреси: 20 біт

Кількість транзисторів: 29 000

Техпроцес (нм): 3000 (3 мкм)

Площа кристала (кв. мм): ~ 30 (за іншими даними, 16 мм ²)

Напруга живлення: +5 В

Роз'єм: немає (мікросхема припаюється до плати)

9. Структура 8080

10. і80286

Тактова частота (МГц): залежить від маркування: 80286-6 — 6 МГц, 80286-8 — 8 МГц, 80286-10 — 10 МГц, 80286-12 — 12,5 МГц

Розрядність регістрів: 16 біт

Розрядність шини даних: 16 біт

Розрядність шини адреси: 24 біт

Об'єм адресованої пам'яті: 16 Мбайт

Об'єм віртуальної пам'яті: 1 Гбайт

Кількість транзисторів: 134 000

Техпроцес (нм): 1500 (1,5 мкм)

Площа кристала: 49 мм²

Напруга : +5 В

Роз'єм: 68-pin

Корпус: 68-контактний керамічний LCC (R80286), пластиковий LCC (N80286), керамічний PGA (CG80286 або A80286)

11. і80386

12. і80486

Дата анонсу першої моделі: 10 квітня 1989

Розрядність регістрів: 32 біт

Розрядність зовнішніх шин даних і адреси: 32 біт

Обсяг віртуальної пам'яті, що адресується: 64 Мбайт

Максимальний обсяг сегмента: 4 Гбайт

Обсяг фізичної адресної пам'яті: 4 Гбайт

Кеш L1: 8 Кбайт, DX4 — 16 Кбайт

Кеш L2: на материнській платі (на частоті FSB)

Тактові частота процесора, МГц: 16-150

Напруга живлення: 5-3,3 В

Кількість транзисторів: 1185000, SX2 — 0,9 млн, SL — 1,4 млн, DX4 — 1,6 млн.

Роз'єм: гніздо типу Socket

Корпус: 168- і 169-контактний керамічний PGA, 132- і 208-контактний пластиковий PQFP

13. Елементи архітектури процесора

14. Режими роботи процесора

Реальний режим (Real Mode) відповідає можливостям CPU 8086/8088, дозволяючи адресувати не більше 1 Мбайт пам'яті.

Віртуальний режим (Virtual 8086 Mode). Цей режим є особливим станом завдання захищеного режиму, у якому процесор функціонує як 256 незалежних процесорів 8086.

Захищений режим (Protected Mode) з'явився вперше в CPU 80286. У цьому режимі сучасний CPU може адресувати до 4 ГБ фізичної та до 16 ТБ віртуальної пам'яті.

15. Покоління процесорів

16. і8086

Дата анонсу: 8 червня 1978

Тактова частота (МГц): від 4 до 10

Розрядність регістрів: 16 біт

Розрядність шини даних: 16 біт

Розрядність шини адреси: 20 біт

Кількість транзисторів: 29 000

Напруга живлення: +5 В

Роз'єм: немає (мікросхема припаюється до плати)

17. Мікропроцесори Pentium п’ятого покоління

18. Структурна схема МП Pentium

19. Athlon (К7) фірми AMD

20. Pentium MMX

Pentium MMX — процесор компанії Intel, що містить додаткове розширення MMX. Вперше з'явився в 1997 році. Містить 57 нових команд по паралельній обробці цілочисельних даних, введений тип даних 64 біта. Для підвищення продуктивності кеш команд і кеш даних були збільшені до 16 Кб кожен. Процесори вироблялися з тактовими частотами 133, 166, 200 і 233 МГц. Всі процесори Intel Pentium MMX використовували додаткову лінію живлення 2,8 В і встановлювалися в роз'єм Socket 7.

Переваги

• Більш ефективний спосіб передбачення розгалужень, аналогічний Pentium Pro

• Подвоєний кеш першого рівня до 16Кб

1. Мікропроцесори шостого покоління: Pentium Pro

Pentium Pro (вимовляється: Пентіум Про) — процесор Intel шостого покоління, сумісний з архітектурою x86. Процесор був анонсований 1 листопада 1995, проте доступний став дещо пізніше. Спочатку планувалося замінити цим процесором всю лінійку Pentium, але надалі від цих планів Intel відмовилася і процесор позиціонувався, в основному, як процесор для серверів і робочих станцій. Крім того, процесор міг бути використаний при складанні багатопроцесорної конфігурації (до 4-х процесорів).

2. Pentium II

Intel Pentium II (укр. Інтел Пентіум два) — процесор x86-сумісної мікроархітектури Intel P6, анонсований 7 травня 1997. Ядро Pentium II являє собою модифіковане ядро P6 (вперше використане в процесорах Pentium Pro). Основними відмінностями від попередника є збільшений з 16 до 32 Кб кеш першого рівня та наявність блоку SIMD-інструкцій MMX (що з'явилися трохи раніше в Pentium MMX), підвищена продуктивність при роботі з 16-розрядними додатками. У системах, побудованих на базі процесора Pentium II, повсюдне застосування знайшли пам'ять SDRAM і шина AGP.

3. Pentium III

Intel Pentium III (Інтел Пентіум три) — x86-сумісний процесор архітектури Intel P6, анонсований 26 лютого 1999. Ядро Pentium III являє собою модифіковане ядро Deschutes (яке використовувалося в процесорах Pentium II). У порівнянні з попередником розширено набір команд (доданий набір інструкцій SSE) і оптимізована робота з пам'яттю. Це дозволило підвищити продуктивність як у нових програмах, що використовують розширення SSE, так і в існуючих (за рахунок зрослої швидкості роботи з пам'яттю). Також був введений 64-бітний серійний номер, унікальний для кожного процесора.

4. Процесори сьомого покоління: Pentium 4

Intel Pentium 4 — одноядерний мікропроцесор компанії Intel, що був представлений 20 листопада 2000 року. Він став першим мікропроцесором, в основі якого була принципово нова архітектура сьомого покоління (за класифікацією Intel) — NetBurst. Крім різних варіантів Pentium 4 до процесорів архітектури NetBurst відносяться двоядерні процесори Pentium D, а також деякі процесори Xeon, які призначені для серверів. Більш того, частина процесорів Celeron, призначених для систем нижнього цінового рівня, являють собою Pentium 4 з частково відключеним кешем другого рівня.

Виробництво процесорів Pentium 4 було почате в 2000 році. З середини 2005 року почався їх поступовий перехід до нижньої цінової категорії. Їх місце зайняли двоядерні процесори Pentium D. 27 липня 2006 року з'явились перші процесори Core 2 Duo, що замінили процесори архітектури NetBurst, а вже 8 серпня 2007 року компанія Intel повідомила про початок дії програми стосовно зняття з виробництва всіх процесорів архітектури NetBurst.

5. Класифікація і структура мікроконтролерів

В даний час випускається цілий ряд типів МК. Всі ці прилади можна умовно розділити на три основні класи:

8-розрядні МК для вбудованих додатків;

16 - і 32-розрядні МК;

цифрові сигнальні процесори (DSP).

Найпоширенішим представником сімейства МК є 8-розрядні прилади, що широко використовуються в промисловості, побутовій і комп'ютерній техніці. Вони пройшли в своєму розвитку шлях від найпростіших приладів з відносно слаборозвиненою периферією до сучасних багатофункціональних контролерів, що забезпечують реалізацію складних алгоритмів управління в реальному масштабі часу

6. Структура процесорного ядра МК

Структура процесорного ядра мікроконтролера

Основними характеристиками, що визначають продуктивність процесорного ядра МК, є:

набір регістрів для зберігання проміжних даних;

система команд процесора;

способи адресації операндів в просторі пам'яті;

організація процесів вибірки і виконання команди.

З точки зору системи команд і способів адресації операндів процесорний ядро сучасних 8-розрядних МК реалізує один з двох принципів побудови процесорів:

• процесори з CISC-архітектурою, реалізують так звану систему команд (Complicated Instruction Set Computer);

• процесори з RISC-архітектурою, реалізують скорочену систему команд (Reduced Instruction Set Computer).

7. фон-нейманівська архітектура

Основна перевага архітектури Фон-Неймана - спрощення пристрою МПС, так як реалізується звернення тільки до однієї спільної пам'яті. Крім того, використання єдиної області пам'яті дозволяло оперативно перерозподіляти ресурси між областями програм і даних, що істотно підвищувало гнучкість МПС із точки зору розробника програмного забезпечення. Розміщення стека в загальній пам'яті полегшувало доступ до його вмісту. Невипадково тому фон-неймановскую архітектура стала основною архітектурою універсальних комп'ютерів, включаючи персональні комп'ютери.

8. гарвардська архітектура

Гарвардська архітектура майже не використовувалася до кінця 70-х років, поки виробники МК не зрозуміли, що вона дає певні переваги розробникам автономних систем управління.

Справа в тому, що, судячи з досвіду використання МПС для управління різними об'єктами, для реалізації більшості алгоритмів керування такі переваги фон-неймановскої архітектури як гнучкість і універсальність не мають великого значення. Аналіз реальних програм керування показав, що необхідний обсяг пам'яті даних МК, використовуваний для зберігання проміжних результатів, як правило, на порядок менше необхідного обсягу пам'яті програм. У цих умовах використання єдиного адресного простору призводило до збільшення формату команд за рахунок збільшення числа розрядів для адресації операндів. Застосування окремої невеликої за обсягом пам'яті даних сприяло скороченню довжини команд і прискоренню пошуку інформації в пам'яті даних.

Крім того, гарвардська архітектура забезпечує потенційно більш високу швидкість виконання програми в порівнянні з фон-неймановскої за рахунок можливості реалізації паралельних операцій. Вибірка наступної команди може відбуватися одночасно з виконанням попередньої, і немає необхідності зупиняти процесор на час вибірки команди. Цей метод реалізації операцій дозволяє забезпечувати виконання різних команд за однакове число тактів, що дає можливість більш просто визначити час виконання циклів і критичних ділянок програми.