
Курсовой (20) / 3.3 БМУ и КЛУ
.doc
А0
А1
D1
D2
D3
М0
D4
D5
D6
D7
1
D1
D2
D3
М1
D4
D5 D6 D7
2
М вх
МУ 6 7 37 2 c 1 c 2 1 0
М1
DI
АМС 0
0 15
9
С1 С2
3-16 1-3 4-16
синхр 1 3 A 0
7 BD
B
0 T
7
DC 0 0 1
2 1
3
ROM
А 0
0 8*4 1
7 2
<10> 3
EN 4
ROM
А 0
0 8*4 1
7 2
<10> 3
EN 4
ROM
А 0
0 8*4 1
7 2
<10> 3
EN 4
ROM
А 0
0 8*4 1
7 2
<10> 3
EN 4 1 -
8 1 -
8 1 -
8 1 -
8 1 2 3 4 1 -
8 1 -
10 9 10
3.3 Блок
Микропрограммного Управления и
Коммутатор Логических Условий
DD6, DD7
41 - 42
31 - 40
21 - 30
1 - 10
11 - 20
MS
D0
D0
MI
14
САМС
M0
INT
OE
DD8
DD9
DD10
DD11-DD50