Оглавление

1. Задание 2

2. Введение 3

3. Описание функциональной схемы микропроцессорной системы 5

4. Описание электрической принципиальной схемы микропроцессорной системы: 8

4.1. Центральный микропроцессор К580ВМ80 8

4.2. Генератор тактовых импульсов К580ГФ24 11

4.3. Системный контроллер и шинный формирователь К580ВК28 12

4.4. Регистры КР1533ИР22 14

4.5. ПЗУ К155РE21 15

5. Программное обеспечение для управления внешним устройством 20

5.2. Блок схема алгоритма 22

6. Библиографический список 24

7. Приложение 25

1. Задание

Разработать электрическую принципиальную схему микропроцессорной системы на базе микропроцессора К580ВМ80 с наличием 2 основных углов:

-Узел запоминающего устройства- К155PE21, объемом 2 кБайт, по адресу A400

-Узел преобразователя цифрового сигнала в аналоговый сигнал на микросхеме – К1108ПА1, по адресу D2.

Разработать программное обеспечение, управляющее выводом цифрового массива данных в выходной сигнал.

2. Введение

Целью курсовой работы является овладение основными навыками в проектировании электрических схем микропроцессорных систем и узлов, применяемых в бытовых машинах и приборах, а также и в других изделиях сходного промышленного назначения, и освоении способов программного управления этими узлами.

В процессе выполнения курсовой работы требуется решить комплекс задач прикладного характера и взаимосвязанных с ними способов аппаратного и программного их решения. Составить электрическую принципиальную схему микропроцессорной системы, распределить функции цифровых и аналоговых блоков, выбрать способы использования массивов данных в качестве вводной и выводной информации, выбирать способы программирований микропроцессора для ускорения выполнения программы в целом, выбирать способ отображения теку щей информации.

3. Описание функциональной схемы микропроцессорной системы

Функциональная схема представлена на рис.1

Генератор тактовых импульсов DD1 предназначен для синхронизации микропроцессорных систем на основе комплекта К580ВМ80. Генератор тактовых импульсов формирует две взаимно противофазные импульсные последовательности Ф1 и Ф2. Микропроцессор воспринимает эти тактирующие сигналы, пересчитывает их с коэффициентом пересчета 3-5. Величина коэффициента пересчета определяется типом выполняемой в данный момент команды. В начале каждого машинного цикла микропроцессор формирует сигнал синхронизации (SYNC), который поступает на генератор тактовых импульсов. В генераторе тактовых импульсов с приходом сигнала SYNCформируется сигнал STSTB#, служащий для стробирования записи байта состояния SBпроцессора в регистр системного контроллера. Таким образом, в каждом машинном цикле МП формирует код типа текущего машинного цикла, который далее декодируется в системном контроллере. В результате декодирования кода типа машинного цикла формируется расширенный набор сигналов шины управления для управления памятью, устройствами ввода-вывода и прерываниями.

Микропроцессор имеет 8-разрядный двунаправленный трех стабильный канал данных D(7-0). Для фиксации слова-состояния МП, буферизации шины данных МП и управления направлением передачи данных используется системный контроллер и шинный формирователь выполненный на микросхеме K580BK28 (D3). Он формирует DB(7-0) - входы-выходы информационной системной шины. Системным контроллером вырабатываются управляющие сигналы: MEMW- предназначен для записи в памяти, MEMR- предназначен для чтения из памяти, IOR- ввод из внешних устройств (АЦП), IOW- вывод на внешние устройства (ЦАП).

С МП на системный контроллер подаются сигналы: WR- сигнал стробирования выдачи байта данных- напряжение L-уровня указывает на выдачу байта информации на шину D(7-0) для записи в ЗУ, DBIN- сигнал стробирования приема данных- напряжение Н-уровня указывает на прием с шины D(7-0) байта информации выдаваемого ЗУ, HLDA- подтверждение захвата магистрали- напряжение Н-уровня указывает на переход шин адреса и данных МП в 3 высокоимпеданстное состояние.

Блок формирования адреса предназначен для усиления 16-разрядной трех стабильной шины адреса А(15-0) МП. Он построен на 2 8-разрядных регистрах KP1533ИР22 (D4, D5).

К ПЗУ поступает 10 линий адреса с блока формирования адреса МП, сигнал снятия 3 высокоимпедансного состояния CSс дешифратора адреса ОЗУ и сигнал чтения и записи памяти с системного контроллера.

Дешифратор адреса ПЗУ выполняет функцию распознавания заданного кода старших линий адреса с целью размещения микросхем системной памяти в заданной зоне адресов пространства памяти микропроцессора

Дешифратор адреса ВУ выполняет функцию распознавания заданного кода младшего байта линий адреса с целью размещения микросхем ВУ в заданной зоне адресов портов

Рис.1. Функциональная схема микропроцессорной системы