Лекции / ЛЕКЦИЯ18_09

18 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И ИХ ПАРАМЕТРЫ. СИНТЕЗ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ ЦЕПЕЙ.

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА. ТРИГГЕРЫ

Логические элементы предназначены для выполнения различных логических

(функциональных) операций над дискретными сигналами при двоичном способе

их представления.

Преимущественное распространение получили логические элементы потен-

циального типа. В них используются дискретные сигналы, нулевому значению которых может соответствовать уровень низкого потенциал,аа единичному значению – уровень высокого потенциала (отрицательного или положительного).

Связь потенциального логического элементас предыдущим и последующими

узлами осуществляется непосредственно, без применения реактивных компо-

нентов.

Благодаря этому преимуществу именно потенциальные логические элемен-

ты нашли почти исключительное применение в интегральном исполнениив

виде интегральных схем (ИС).

Для упрощения уровень низкого потенциала сигнала полагаем равным ну-

лю, а процесс перехода транзистора из одного состояния в другое– достаточно

быстрым. Логические интегральные схемы являются элементами, на основе кото-

рых выполняются схемы цифровой техники.

18.1 Логические элементы

Логический элемент ИЛИ. Логический элемент ИЛИимеет несколько вхо-

дов и один общий выход. Его условное обозначение показано на рисунке 18.1.

Логический элемент ИЛИвыполняет операцию логического сложения

(дизъюнкции): F = x1 + x2 + x3 + ... + xn ,

где F – функция; х1, x2, ... xn – аргументы (переменные, двоичные сигналы на вхо-

дах).

Рисунок 18.1 – Двухвходовой элемент ИЛИ

Здесь функция F = 0, когда все ее аргументы равны нулю, и F = 1 при од-

ном, нескольких или всех аргументах, равных единице. Работу схемы двухвхо-

дового логического элемента ИЛИиллюстрируют таблица истинности и вре-

менные диаграммы, приведенные на рисунке 18.1.

Логический элемент И. Логический элемент И также имеет несколько входов

Здесь функция F = 0, когда хотя бы один из ее аргументов равен нулю, и

F = 1 при всех аргументах, равных единице. Работу схемы двухвходового логи-

ческого элемента И иллюстрируют таблица истинности и временные диаграм-

мы, приведенные на рисунке 18.2.

Логический элемент ИЛИ–НЕ. Условное обозначение логического элемента

ИЛИ—НЕ показано на рисунке 18.4. Он объединяет элементы ИЛИ и НЕc оче-

редностью проведения операций, показанной на рисунке.

Для двухвходового элемента ИЛИ-НЕуказанное иллюстрирует таблица истинности, приведенная на рисунке 18.4. Функциональная операция, выполняе-

мая элементом ИЛИ-НЕ при n входах, определяется выражением:

Рисунок 18.4 – Логический элемент 2ИЛИ-НЕ

Логический элемент И-НЕ. Условное обозначение логического элемента И-

НЕ показано на рисунке 18.5. Для двухвходового элемента И-НЕ сказанное от-

ражено в таблице истинности.

Логическая функция элемента И-НЕ при n входах отвечает выражению:

Рисунок 18.5 – Логический элемент 2И-НЕ

Указанные выше элементы являются базовыми в микросхемотехник. еВ

общем корпусе выпускаемых ИС обычно содержится несколько элементов одного типа.

Кроме того, элементы 2ИЛИ-НЕ и 2И-НЕ могут служить логическими ключами. При наличии информации на одном из входов этих элементов, её появле-

ние на выходе (в инвертированном виде) возможно только при одном(разрешаю-

щем) состоянии второго входа этих элементов.

Комбинированные логические элементы: это элементы в микросхемном ис-

полнении, представляющие комбинацию ранее рассмотренных элементови по-

зволяющие осуществлять более сложные логические операции.

Некоторые из таких элементов и реализуемые ими функциипоказаны на ри-

сунке 18.6.

Нагрузочная способность активного логического элемента существеннозави-

сит от типа используемогов нем выходного транзисторного каскада. Для большинства типов интегральных микросхем коэффициент n не превышает 4–10.

Для увеличения нагрузочной способности к выходу элемента в случае необ-

ходимости подключают буферный усилитель, позволяющим получить n = 20–50.

Быстродействие характеризует время реакции логического элемента на из-

менение сигналов на входах.

Показателем быстродействия логических микросхем является среднее время

ПОТРЕБЛЯЕМАЯ МОЩНОСТЬ от источника питания.

В зависимости от типа и серии, мощность, потребляемая логической микросхе-

мой, составляет примерно 1,5 Вт – 1 мкВт.

Ее обычно определяют по средней мощност,ипотребляемой элементом в состояниях «0» и «1».

Потребляемая мощность связана с быстродействием микросхем. Микро-

схемы, отличающиеся высоким быстродействием, как правило, потребляют боль-

шую мощность.

ПОМЕХОУСТОЙЧИВОСТЬ характеризует меру невосприимчивости ло-

гических элементов к изменению своих состояний под воздействием напряже-

ния помех.

Помехи, действующие на входе логической микросхемы, подразделяются на

статические и импульсные (статическая и импульсная помехоустойчивость).

Статическими называют помехи, напряжение которых остается посто-

янным в течение времени, значительно превышающего длительность переход-

ных процессов в схеме. Причиной их появления являются падения напряжения в

проводниках, соединяющих микросхемы в устройстве.

Статическая помехоустойчивость характеризуетсямаксимальным на-

пряжением помехи UП, которое может быть подано на входлогического элемен-

та, не вызывая при этом его ложного срабатывания.

Импульсные помехи обуславливаются различными наводками от соседних

работающих установок.

Импульсная помехоустойчивость характеризуется напряжением импульса

UПИ, величина которого зависит от формы и длительности импульса.

К действию помех наиболее чувствительны микросхемы, имеющие малый пе-

репад логических уровней. На помехоустойчивость оказывают влияние вид схемы,

режим работы транзисторов, напряжение источников питания и т. д.

Для уменьшения влияния помех необходимо рационально компоновать кор-

пуса микросхем на печатных платах, осуществлять соответствующие развязки

(устанавливать блокировочные конденсаторы) по цепям напряжений питания, а в некоторых случаях экранировать цепи связи между элементами или отдельные блоки.

18.2 Синтез комбинационных логических цепей

Комбинационная логическая цепь (КЛЦ) – это цепь, логическое состояние

выходов которых зависит только от комбинации логических сигналов но входах

в данный момент времени.

КЛЦ реализуются обычно либо на элементах И-НЕ, либо ИЛИ-НЕ.

Процесс синтеза КЛЦ выполняется в 3 этапа.

Этап 1. Составляют таблицу функционирования КЛЦ(таблицу истинно-

сти).

Если функция задана в аналитической форме, то таблица истинности составля-

ется так: аргументам задаются значения «0» и «1» и из выражения находят зна-

чение функции. При этом возможных сочетаний аргументов будет 2n, где n – чис-

ло аргументов, т. е. входных сигналов.

Этап 2. Заполняют диаграмму Вейча (карту Карно) и производят миними-

зацию. Из диаграммы записывают минимизированное выражение функции.

Этап 3. В заданном элементом базисе (И-НЕ или ИЛИ-НЕ) выполняют схе-

му, соответствующую минимизированному выражению.

Для этого выражение с помощью правил де-Моргана предварительно пре-

образуется в форму, удобную для реализации либо на ячейках И-НЕ (выражение должно содержать только логическое умножение), либо на ячейках ИЛИ-НЕ(вы-

ражение должно содержать только логическое сложение).

После такого преобразования схема составляется непосредственно на основе логического выражения функции.

Пример. Составить КЛЦ для функции F = ( a + b + c )( a + b + c ) + ab .

Минимизацию проводим с помощью карт Карно и получаем: F = ab + a c . Пользуясь правилами де-Моргана, преобразуем это выражение для реализации на элементах И-НЕ:

F = ab + ac = ab + ac = ab × ac .

Составляем на основе этого выражения схему (рисунок 18.7). Составление схемы начинаем от конца, т. е. с верхней (общей) инверсии. Конъюнкция под знаком этой инверсии даёт последнюю ячейку И-НЕ. Число её входов должно быть равно числу сомножителей под знаком инверсии. Дру-

гие ячейки подключаются по тем же правилам. Если требуется просто инвертор, то он образуется из ячейки И-НЕ объединением всех её входов.

c

&

с &

ac

Рисунок 18.7 – Реализация функции ab + a c

Часто используются КЛЦ, выполненные в виде интегральных схем в различ-

ных сериях схемотехнических базисов:

–транзисторно-транзисторной логики (ТТЛ);

–логики на комплементарных МОП-транзисторах (КМДП) (старое КМОП);

–эмиттерно-связанной логики (ЭСЛ);

–буферизированной полевой логики (БПЛ).

Функция, выполняемая ИС, даётся либо в виде условного обозначения и ло-

гического выражения, либо в виде словесной характеристики. Словесная харак-

теристика используется в тех случаях, когда условные обозначения и логические

выражения были бы слишком громоздкими.

Пример расшифровки условного обозначения: 2-2-2И-2ИЛИ-НЕ. Здесь в ИС содержится две КЛЦ, состоящих каждая из двух2-входовых схем И, выходы которых подключены к2-входовой схеме ИЛИ-НЕ. Логическое выражение этой КЛЦ:

Y = x1x2 + x3 x4 .