Регистровые файлы

Из параллельных регистров составляются блоки регистровой памяти – регистровые файлы. Например, в микросхеме схемотехники ТТЛШ КР1533ИР26 можно хранить четыре четырехразрядных слова с возможностью независимой и одновременной записи одного слова и чтения другого. Информационные входы регистров соединены параллельно (рисунок 22).

Рисунок 22 — Логическая схема регистрового файла

Входы адресов записи WA и WB (от англ. Write) дают четыре комбинации, каждая из которых разрешает «защелкнуть» данные, присутствующие в настоящее время на выводах D₃…D₀, в один из четырех регистров. Содержимое файла (регистра) вызывается на выходы Q₃…Q₀ с помощью четырехканального мультиплексора, на адресные входы которого подаются адреса RA и RB (от англ. Read).

Данные в адресованный файл записываются при активном низком уровне на входе разрешения записи WE (Write Enable). Выдача данных разрешается при активном низком уровне на входе разрешения чтения RE (Read Enable), в противном случае выходы Q₃…Q₀ переходят в третье состояние. Выходные данные считываются в прямом коде.

Разрядность регистровой памяти можно наращивать, составляя из нескольких микросхем блок памяти. При наращивании числа хранимых слов выходы отдельных микросхем с тремя состояниями соединяются в одной точке. Допускается соединять непосредственно до 128 выходов, что дает 512 хранимых слов. При наращивании разрядности слова соединяют параллельно входы разрешения и адресации нескольких микросхем, выходы которых в совокупности дают единое информационное слово.

Регистры сдвига

Если параллельные регистры находят широкое применение в цифровой схемотехнике, то последовательные практически не используются. Однако комбинированные регистры (частично последовательные) находят широкое применение. К ним относятся регистры сдвига, в которых информация записывается в последовательном коде, а считывается в параллельном, либо наоборот.

Под сдвигом вправо понимают сдвиг от старших разрядов к младшим, поэтому в регистрах сдвига со сдвигом вправо выход триггера старшего разряда соединяют со входом D триггера соседнего младшего разряда, при этом вход D триггера старшего разряда T₃ является последовательным входом регистра DSR (Data Serial Right), а выход Q₀ триггера младшего разряда T₀ — последовательным выходом (рисунок 23). УГО регистра сдвига представляет собой прямоугольник с аббревиатурой SRG (от англ. Shift Register) во внутреннем поле.

Рисунок 23 — Регистр сдвига со сдвигом вправо на D-триггерах с прямым динамическим входом синхронизации. Условное графическое обозначение (а) и логическая схема (б)

Окончание рисунка 23

При последовательной загрузке входное слово подается на последовательных вход DSR, поочередно разряд за разрядом начиная с младшего. Каждый разряд входного слова записывается в триггер старшего разряда T₃ (рисунок 23, б) в момент поступления импульса синхронизации, при этом ранее записанный разряд из триггера старшего разряда переписывается в триггер соседнего младшего разряда. Для последовательной загрузки четырехразрядного слова требуется четыре периода сигнала синхронизации. После окончания последовательной загрузки записанное слово может быть считано в параллельном коде с выходов Q₃…Q₀, причем с выхода Q₀ считывается младший разряд. Таким образом осуществляется преобразование последовательного кода в параллельный. Например, при приеме цифровых потоков из канала связи в устройство обработки информации.

Для преобразования параллельного кода в последовательный необходимо предварительно записанное в регистр слово в параллельном коде сдвигать вправо (для обеспечения режима параллельной загрузки необходимо в схеме на рисунке 23, б дополнить D-триггеры выходами S).

При этом содержимое триггера младшего разряда T₀ выдвигается на последовательный выход Q₀ в линию связи, а освободившийся старший разряд заполняется значением сигнала с последовательного входа DSR. Если DSR=0, то после поступления четырех импульсов синхронизации кодовое слово полностью выдвигается из регистра, а регистр заполняется нулями. Процесс сдвига кодового слова 1000 (DSR=0) поясняется временными диаграммами на рисунке 24.

Рисунок 24 — Временные диаграммы при сдвиге вправо кодового слова 1000 (DSR=0)

Если последовательный выход регистра Q₀ соединить с последовательным входом DSR, то получим кольцевой регистр (штриховая линия на рисунке 23). В этом случае при поступлении синхроимпульсов записанное в регистре слово будет циркулировать по кольцу (штриховая линия на рисунке 24).

Для организации сдвига влево выход триггера младшего разряда соединяется с информационным входом D триггера соседнего старшего разряда (рисунок 25). Последовательный вход регистра при сдвиге влево обозначен DSL (Data Serial Left).

При последовательной загрузке входное слово подается на вход DSL старшим разрядом вперед. При сдвиге предварительно записанного слова в параллельном коде на последовательный выход Q₃ (рисунок 25) выдвигается слово старшим разрядом вперед.

Рисунок 25 — Регистр сдвига со сдвигом влево на D-триггерах с прямым динамическим входом синхронизации. Условное графическое обозначение (а) и логическая схема (б)

На рисунке 26 иллюстрируется принцип построения реверсивного регистра, в котором имеются связи триггеров с обоими соседними разрядами, но соответствующими управляющими сигналами разрешается работа только одних из этих связей (управляющие сигналы «Влево» и «Вправо» одновременно не подаются).

Рисунок 26 — Реверсивный регистр сдвига на D-триггерах с прямым динамическим входом синхронизации. Условное графическое обозначение (а) и фрагмент логической схемы (б)

Окончание рисунка 26

СЧЕТЧИКИ И ДЕЛИТЕЛИ ЧАСТОТЫ