Схемотехника входных цепей элементов кмоп и режимы временно разомкнутых входов
В цифровых устройствах на логических элементах схемотехники КМОП возможна ситуация, когда входы, которые в данное время не используются, не могут быть постоянно подключены к напряжению питания или общей точке схемы, поскольку это исключило бы возможность их последующего перевода в активный режим, т.е. подачу на них информационных сигналов. Оставлять разомкнутыми высокоомные входы также нельзя, так как на них могут наводиться произвольные потенциалы, что чревато опасными последствиями. Поэтому принято фиксировать потенциалы временно разомкнутых входов слабыми сигналами, определяющими потенциалы входов в отсутствие информационных сигналов и не играющими заметной роли при их присутствии.
Для исключения паразитных потенциалов к точкам, в которых они могут возникать, подключают специальные резисторы, соединенные с источником питания или с общей точкой схемы. В первом случае это «подтягивающие» резисторы, а во втором – «заземляющие». Цепи с такими резисторами показаны на рисунке 24.
Примечание – «
»
– выходное сопротивление источника
сигнала
Рисунок 24 – Схема входной цепи элемента схемотехники КМОП с подтягивающим (а) и заземляющим (б) резисторами
Если подтягивающие и заземляющие резисторы имеют большое сопротивление, то сигналы, формируемые с их участием, относятся к слабым. Когда к «подтянутым» или «заземленным» точкам подключаются сильные информационные сигналы (ключ K на рисунке 24 замкнут), они преодолевают слабые сигналы, так что они практически не влияют на функционирование схем.
В БИС/СБИС программируемой логике нередко к одним и тем же выводам подключают одновременно и подтягивающие, и заземляющие резисторы, последовательно с которыми включены ключевые транзисторы. При программировании выбирается вариант фиксации потенциала вывода и согласно этому выбору замыкается один из ключевых транзисторов [4].
АНАЛИЗ И СИНТЕЗ КОМБИНАЦИОННЫХ
ЦИФРОВЫХ УСТРОЙСТВ
Этапы синтеза комбинационных цифровых устройств
Синтез КЦУ заключается в определении таких способов соединения простейших логических элементов, при которых построенное устройство реализует поставленную задачу по преобразованию двоичной информации.
Синтез КЦУ делится на пять этапов:
описание проектируемого узла в содержательных терминах (словесное описание);
формализация описания, т.е. составление таблицы истинности синтезируемого узла согласно его назначению и словесному описанию принципа работы;
переход от табличного описания синтезируемого узла к логико-математическому описанию в виде логической функции в основном базисе независимо от базиса, который будет использован для построения КЦУ;
анализ полученной функции с целью ее упрощения (минимизация);
составление функциональной (логической) схемы узла в заданном базисе (для неосновных базисов потребуется предварительное преобразование полученной на четвертом этапе минимальной формы функции из основного базиса в заданный неосновной базис).
В данном случае анализ и синтез выступают как две взаимосвязанные части единого процесса – проектирования цифровых устройств. Анализ может быть самостоятельным процессом, если логическая схема устройства уже имеется и необходимо проанализировать ее работу с целью ремонта либо модернизации.