Построение узлов цифровых устройств на стандартных микросхемах

Разработанная схема цифрового устройства может содержать логические элементы с разным числом входов. Иногда необходимо использовать в схеме логические элементы, число входов которых больше или меньше выпускаемых промышленностью. Рассмотрим возникающие в этих случаях особенности построения цифровых устройств.

Избыточный вход мог бы быть оставлен свободным, т.е. не подключенным к каким-либо цепям. Однако для уменьшения влияния наводимых на этот вход помех нежелательно неиспользуемый вход оставлять свободным. Для элементов схемотехники КМОП это строгая рекомендация. При этом возможны следующие способы его включения. Неиспользуемый вход может быть подключен к любому из используемых входов. Недостатком такого способа является увеличение нагрузки на источник сигнала, что увеличивает задержку распространения сигнала, т.е. снижает быстродействие элемента. Поэтому наиболее удачным следует считать способ, при котором на неиспользуемый вход подается константа нуля или единицы, не изменяющая работу элемента для используемых входов. Причем на свободные входы элементов ИЛИ и ИЛИ-НЕ подается уровень логического нуля (вход соединяется с корпусом устройства), а для элементов И и И‑НЕ – уровень логической единицы (вход соединяется с источником питания через резистор сопротивлением несколько килоом).

Логические элементы ИЛИ-НЕ и И-НЕ, в которых используется лишь один вход, а остальные соединены способом, описанным выше, выполняют операцию НЕ.

Наращивание числа входов для логических элементов И и ИЛИ не представляет трудностей, так как для получения нужного числа входов берется несколько элементов, выходы которых объединяются далее элементом того же типа (рисунок 21).

Рисунок 21 – Схема наращивания числа входов для логических элементов И (а) и ИЛИ (б)

Наращивание числа входов для логических элементов И-НЕ, ИЛИ-НЕ производится аналогичным способом, но в схеме появляются дополнительные инверторы (рисунок 22).

Очевидным недостатком рассмотренного метода наращивания числа входов является снижение быстродействия, что особенно проявляется в схеме на рисунке 22.

Режимы неиспользуемых элементов. Если не все элементы, имеющиеся в корпусе ИС, использованы, то следует помнить, что неиспользованные элементы также подключены к источнику питания, которое является общим для всего корпуса. Если же мощности, потребляемые элементами в состояниях нуля и единицы, не равны, то неиспользуемый элемент следует поставить в состояние минимальной мощности, подав на какой-либо из его входов соответствующую константу.

Рисунок 22 – Схема наращивания числа входов для логических элементов И-НЕ (а) и ИЛИ-НЕ (б)

Снижение нагрузок на выходах логических элементов может понадобиться, если нагрузки превышают допустимые значения, а также для повышения быстродействия схем, на которое нагрузки элементов оказывают самое непосредственное влияние. Чем больше у элемента-источника сигнала число нагрузок, тем большее время тратится на достижение выходным сигналом порогового уровня при переключении. Для предотвращения потерь быстродействия из-за нагрузок на выходах сильно нагруженных элементов применяют буферизацию или разделение нагрузки (рисунок 23).

Введение буферных каскадов ускоряет работу источника сигнала, но вносит собственную задержку в тракт передачи. Будет ли в конечном счете эффект ускорения, определяется конкретным расчетом.

При разделении нагрузки новые задержки в тракт передачи сигнала не вводятся, но увеличивается нагрузка на тот источник сигнала, который питает рассматриваемую схему, поэтому и здесь эффективность должна оцениваться конкретным расчетом.

Рисунок 23 – Схема снижения нагрузки на выходах логических элементов с помощью буферных элементов (а) и путем разделения нагрузки (б)