Классификация цифровых интегральных схем

По технологии изготовления и связанной с ней схемотехнической элементной базе различают цифровые ИС схемотехники типа ТТЛШ (транзисторно-транзисторная логика с диодами Шоттки), КМОП (на комплементарных металл-окисел-полупроводник транзисторах) и Би-КМОП (комбинированной биполярной-полевой) и др. Наибольшее распространение получили цифровые ИС схемотехники КМОП и Би-КМОП. Наилучшим сочетанием всех параметров обладают цифровые ИС схемотехники Би-КМОП.

По виду обрабатываемых сигналов цифровые интегральные схемы делятся на потенциальные, импульсные и импульсно-потенциальные. Длительность потенциального сигнала не ограничена сверху, как правило, кратна длительности тактового периода T и определяется частотой смены информации. Длительность импульсного сигнала имеет постоянное стандартное значение и не зависит от частоты смены информации. Типы сигналов определяют три способа физического представления (кодирования) информации: потенциальный, импульсный и динамический.

При потенциальном способе логическим нулю и единице ставится в соответствие уровень напряжения или потенциала. Если логическому нулю соответствует низкий уровень напряжения, а логической единице высокий, то логическое соглашение или просто логика называется положительной. При обратном соответствии логика называется отрицательной.

Один и тот же логический элемент в зависимости от принятого логического соглашения выполняет различные логические операции. Переход от положительной логики к отрицательной производится инвертированием входных и выходных переменных. В дальнейшем, если не оговорено иное, будем пользоваться соглашением положительной логики (рисунок 10, а).

При импульсном способе логической единице соответствует наличие импульса в строго определенный или тактовый момент, а логическому нулю – его отсутствие (рисунок 10, б).

При динамическом способе логической единице соответствует наличие последовательности прямоугольных импульсов в течение тактового периода, а логическому нулю – ее отсутствие (рисунок 10, в).

Рисунок 10 – Временные диаграммы физического представления кодового слова 10110 потенциальным способом (а), импульсным (б) и динамическим (в)

Наиболее широкое применение получил потенциальный способ.

По функциональному назначению цифровые ИС делятся на логические, элементы памяти и специальные.

К логическим относят элементы, реализующие элементарные логические функции какого-либо базиса.

Элементы памяти (триггеры) предназначены для запоминания информации.

Специальные элементы предназначены для преобразования сигналов (усиление, формирование, генерирование и т.д.).

Обозначения цифровых интегральных схем

Обозначения цифровых ИС по ГОСТ 17021-88 ЕСКД должно состоять из четырех элементов. Первый элемент – цифра 1, 5 или 7, обозначающая группу ИС по конструктивно-технологическому исполнению. Второй элемент – две или три цифры (от 00 до 99 или от 000 до 999), указывающие порядковый номер разработки серии ИС. Третий элемент – две буквы, обозначающие подгруппу и вид ИС внутри подгруппы, определяющие функциональное назначение ИС. Четвертый элемент – число, определяющее номер разработки ИС по функциональному признаку. Два первых элемента обозначают серию ИС. Под серией понимают совокупность ИС, выполняющих различные функции, имеющих единое конструктивно-технологическое исполнение и предназначенных для совместного применения. Например, расшифруем обозначение ИС 1533ЛА3 (рисунок 11).

Рисунок 11 – Условное обозначение микросхемы 1533ЛА3

Разделение цифровых ИС на подгруппы и виды приведено в [6], таблица 1.1. Рассмотрим фрагмент этой таблицы для подгруппы логических элементов (таблица 6).

Таблица 6 – Обозначение цифровых ИС для подгруппы логических элементов

Подгруппа и вид ИС	Обозначение
Логические элементы:
1	2
И-НЕ	ЛА
И-НЕ/ИЛИ-НЕ	ЛБ
расширители	ЛД
ИЛИ-НЕ	ЛЕ
И	ЛИ

Окончание таблицы 6

1	2
И-ИЛИ-НЕ/И-ИЛИ	ЛК
ИЛИ	ЛЛ
ИЛИ-НЕ/ИЛИ	ЛМ
НЕ	ЛН
прочие	ЛП
И-ИЛИ-НЕ	ЛР
И-ИЛИ	ЛС

Рассмотрим УГО некоторых логических элементов по ГОСТ 2.743-91 ЕСКД, которые не указаны в таблице 5 (рисунок 12).

Примечание – символ «E» означает расширительный выход (вход).

Рисунок 12 – Условное графическое обозначение расширителя (а), логического элемента 2И-2ИЛИ-НЕ/2И-2ИЛИ с возможностью расширения по ИЛИ (б) и логического элемента 3ИЛИ-НЕ/3ИЛИ (в)