Структура опу для выполнения операции умножения по алгоритму сдвига вправо

Рисунок 4

Рассмотрим упрощённую схему для выполнения операции умножения над целым числом без знака. Начальные условия таковы:

1. Множимое и множитель заносятся в соответствующие n – разрядные регистры.

2. Все разряды регистра суммы ЧП обнуляются.

3. В счётчик циклов записывается число, соответствующее количеству разрядов множителя.

На этом начальные установки завершены. Умножение осуществляется за n циклов. В первом такте каждого цикла в зависимости от значения младшего разряда множителя управляемого мультиплексором на 1 из входов n-разрядного сумматора подаётся либо множимое, либо нулевой код. На второй вход сумматора поступает содержимое n-старших разрядов регистра суммы ЧП. Новое ЧП с выходов сумматора пересылается в старшие n-разрядов регистра суммы ЧП где и сохраняется. Во втором такте содержимое регистра суммы ЧП сдвигается на 1 разряд вправо, причём в освободившийся старший разряд записываются значения переноса соответствующего выходу сумматора. Одновременно сдвигается вправо содержимое регистра множителя, при этом проанализированная цифра выходит из разрядной сетки безвозвратно. Счётчик циклов уменьшает своё содержимое на 1. На этом очередной цикл завершён. Такая последовательность циклов повторяется n-раз. Как только счётчик циклов обнуляется, операция умножения считается завершённой. В данной схеме можно уменьшить аппаратные затраты, если разместить RG множителя в младших разрядах регистра суммы ЧП.

Выполнение операции умножения по алгоритму сдвига влево

Включает в себя следующие этапы:

1. Исходное значение суммы ЧП принимается равным нулю.

2. Выполняется сдвиг суммы ЧП влево на 1 разряд.

3. Анализируется очередная цифра множителя, начиная со старшей. Если она равна 1, то к n младшим разрядам суммы ЧП прибавляется множимое, в противном случае нулевой код.

4. Пункты 2 и 3 поторяются для всех цифр множителя.

Структура опу для реализации умножения по алгоритму сдвига влево

Рисунок 5

Сначала в регистры множителя и множимого заносятся операнды, а регистр суммы ЧП обнуляется. Затем анализируется первый разряд множителя. Если он равен 0, то из регистра множимого в мультиплексор поступает нулевой код, если он равен 1, то в мультиплексор подаётся множимое. Затем сумматор складывает поступившую сумму СП и операнд поступивший из мультиплексора. После сложения сумма ЧП поступает в регистр суммы ЧП. Со следующим циклом сумма ЧП сдвигается на 1 разряд влево. Произведение будет равно 2n. Количество циклов – n. Когда счётчик циклов обнуляется, операция умножения закончена. В регистре множимого будет нулевой код, в регистре множимого – множимое.

Методы ускорения операции умножения

Делятся на 2 группы:

1. Аппаратные.

2. Логические.

Аппаратные способы приводят к усложнению схем ОПУ, но не напрашивают УУ.

Логические способы усложняют УУ, а дополнительное оборудование не зависит от разрядности. На практике оптимальным является сочетание аппаратных и логических методов.

Логические методы ускорения умножения:

1. Методы позволяющие уменьшить количество сложений (алгоритм Бута, модифицированный алгоритм Бута, алгоритм Лемана).

2. Методы обеспечивающие обработку нескольких разрядов за 1 такт (модифицированный алгоритм Бута).

Аппаратные методы ускорения умножения сводятся к следующему:

1. Параллельному вычислению ЧП.

2. Сокращению количества операций сложения.

3. Уменьшению времени распространения переносов при суммировании ЧП.