- •Содержание
- •Электронно-вычислительные машины
- •Приблизительная классификация эвм:
- •Основные показатели эвм
- •Классификация эвм
- •Основные принципы концепции фон Неймана
- •Структура эвм
- •Арифметико-логические устройства (алу)
- •Базис целочисленных опу
- •Выполнение операции целочисленного сложения
- •Выполнение операции вычитание
- •Структура опу для сложения и вычитания целых чисел
- •Организация операции умножения целых чисел в алу
- •Умножение по алгоритму сдвига вправо
- •Структура опу для выполнения операции умножения по алгоритму сдвига вправо
- •Выполнение операции умножения по алгоритму сдвига влево
- •Структура опу для реализации умножения по алгоритму сдвига влево
- •Методы ускорения операции умножения
- •Выполнение операции целочисленного деления
- •Алгоритм выполнения операции деления с восстановлением остатка и неподвижным делителем
- •Структура опу реализующая алгоритм деления без восстановления остатка
- •Запоминающее устройство
- •Озу Динамического типа
- •Структура бис динамического озу
- •Виды и способы регенерации
- •Постоянное запоминающее устройство
- •Структура бис динамического озу Структура бис динамического озу
Арифметико-логические устройства (алу)
В классической фон Неймановской вычислительной машине функция арифметической и логической обработки данных возлагалась на АЛУ. С учётом разнообразия выполняемых операций и типов обрабатываемых данных можно выделить:
Операционное устройство (ОПУ) целочисленной арифметики.
ОПУ для реализации логических функций.
ОПУ десятичной арифметики.
ОПУ для чисел с плавающей точкой.
На практике 1 и 2 группа объединяются в рамках одного ОПУ.
Набор элементов, на основе которых стояться структуры различных ОПУ называются структурным базисом, включающим в себя:
Регистры, обеспечивающие кратковременное хранение слов данных.
Комбинационные схемы, реализующие вычисление функций микроопераций и логических условий по управляющим сигналам от устройства управления.
Управляемые шины, предназначенные для передачи слов данных.
Базис целочисленных опу
Для большинства современных вычислительных машин общепринятым является такой формат с фиксированной точкой, когда точка фиксируется справа от младшего разряда кода числа. В форме с фиксированной точкой могут быть представлены как числа без знака, так и со знаком.
Выполнение операции целочисленного сложения
Рассмотрим пример сложения целых чисел, представленных в дополнительном коде (знаковый разряд участвует в операции на ровне с цифровым).
(-7) = 0111 Доп код [-7] = 1001
+ +
(+4) = 0100 [+4] = 0100
=
1101
При сложении чисел возможно переполнение разрядной сетки. “Лишний “ цифровой разряд занимает позицию знака, что приводит к некорректному результату. Переполнение должно быть обнаружено, для этого используются следующие правила:
“Если суммируются два числа и оба положительные или отрицательные, переполнение имеет место тогда и только тогда, когда знак результата противоположен знаку слагаемых”. Переполнение не всегда сопровождается переносом знакового разряда.
Переполнение имеет место, если есть перенос из старшего цифрового разряда в знаковый и перенос из знакового разряда при наличии во всех цифровых разрядах нулей.
Выполнение операции вычитание
Для выполнения вычитания одного числа из другого необходимо взять дополнение вычитаемого и прибавить его к уменьшаемому.
a – b = a + (b + 1)
a = +3 = 011
-
b = +7 = 111
[a]доп = 0.011
-
[b]доп = 0.111
[a]доп = 0.011
+
[b]доп’ = 1.001
[∑]доп = 1.100 результат отрицательный.
Структура опу для сложения и вычитания целых чисел
Рисунок 3
Рассмотрим структурную схему n разрядного ОПУ для выполнения арифметических операций сложения и вычитания целых чисел с фиксированной точкой.
Старший разряд – знаковый.
В состав ОПУ входит:
n - разрядный комбинационный сумматор параллельного действия SM.
Входные регистры сумматора RGA и RGB.
Входной регистр ОПУ RG1.
Регистр результата RG SM.
Схема формирования признака результата ПР.
По входной информационной шине из ОП поочерёдно поступают операнды в дополнительном коде. Один операнд записывается во входной регистр сумматора RGB, а второй операнд в регистр RG1. Регистр RG1 связан со вторым регистром сумматора RGA шинами прямой и инверсной передачи операндов. Прямая передача используется при операции сложения, а инверсная при операции вычитания. При выполнении операции сложения или вычитания операнды находятся в регистрах RGA и RGB. Сумма формируется на выходах сумматора SM и далее записывается в регистр результата RG SM. На входе сумматора
“+1 SM” присутствует 0 при выполнении операции сложения и 1 при операции вычитания. Помимо результата операции формируется двухразрядный код признака результата. Код 00 – результат 0, код 01 – положительный, код 10 – отрицательный, код 11 – переполнение. На входы комбинационной схемы ПР поступают сигналы:
Всех разрядов сумматора, включая знаковый.
Переноса из знакового разряда.
Переноса из старшего цифрового разряда в знаковый.
Знаковых разрядов операндов.
Если признак результата равен 11 то формируется запрос прерывания при переполнении разрядной сетки. В остальных случаях в устройство управления поступает код признака результата, а сам результат выдаётся из ОПУ по выходной информационной шине.
