- •2. Информация и виды сигналов, основные определения
- •3.Микросхемотехника и виды микропроцессоров
- •4.Виды микропроцессорных систем
- •5.Информационные микропроцессорные системы
- •6.Scada - системы
- •7. Мп системы автоматического управления
- •8. Оптимальные и самообучающиеся микропроцессорные системы
- •9. Реализация законов управления в микропроцессорных системах
- •10. Достоинства и недостатки микропроцессорных систем
- •11. Особенности разработки микропроцессорных систем
- •12. Принцип работы микропроцессора
- •13.Назначение и основные ресурсы однокристальных эвм
- •14. Мп комплекты общего назначения
- •15. Мп на основе микропроцессорных секций
- •16. Достоинства и недостатки архитектуры фон Неймана
- •17. Регистровая архитектура мп
- •18. Стековая архитектура мп систем
- •19. Ортогональная архитектура мп
- •20. Архитектура мп, ориентированная на память.
- •21. Risc, сisc, misc – процессоры
- •22. Ассемблер для мп систем
- •23. Принцип подключения интерфейсных бис в мп системах
- •24. Статический принцип реализации клавиатуры индикации.
- •25. Принцип работы динамической клавиатуры
- •26. Структурная схема и назначение сигналов пит
- •27. Назначение сигналов пит:
- •28.Управляющее слово пит
- •29. Режимы работы пит
- •30. Процедура инициализации пит
- •31. Режим 0 пит.
- •32. Режим 1 пит.
- •33. Режим 2 пит
- •34.Режим 3 пит
- •35. Режим 4 пит, назначение, примеры применения
- •36. Режим 5 пит, назначение, примеры применения
- •37. Принцип формирования шим на основе пит.
- •38. Принцип управления объектом на основе шим
- •39. Архитектура микропроцессорного контроллера (mcs-51) и структура psw
- •40. Ресурсы микропроцессорного контроллера mcs-51
- •41. Назначение специальных регистров mcs-51
- •42. Способы адресации в mcs-51
- •43. Группа команд пересылки данных mcs-51
- •44. Группа логических команд mcs-51
- •45. Группа арифметических команд mcs-51
- •46. Группа команд передачи управления mcs-51
- •47. Группа команд битового процессора mcs-51
- •48. Принцип работы и ресурсы цпоас
- •49. Цифровые команды цпоас
- •50. Аналоговые команды цпоас
- •51. Применение z-преобразования и реализация операции свертки в цпоас
- •52. Реализация на основе цпоас цф первого порядка с ких.
- •53. Реализация на основе цпоас цф первого порядка с бих
- •54. Реализация на основе цпоас цф второго порядка с ких.
- •55. Реализация на основе цпоас цф второго порядка с бих.
12. Принцип работы микропроцессора
Микропроцессор координирует работу всех устройств цифровой системы с помощью шины управления (ШУ). Помимо ШУ имеется 16-разрядная адресная шина (ША), которая служит для выбора определенной ячейки памяти, порта ввода или порта вывода. По 8-разрядной информационной шине или шине данных (ШД) осуществляется двунаправленная пересылка данных к микропроцессору и от микропроцессора. Важно отметить, что МП может посылать информацию в память микроЭВМ или к одному из портов вывода, а также получать информацию из памяти или от одного из портов ввода. Постоянное запоминающее устройство (ПЗУ) в микроЭВМ содержит некоторую программу (на практике программу инициализации ЭВМ). Программы могут быть загружены в запоминающее устройство с произвольной выборкой (ЗУПВ) и из внешнего запоминающего устройства (ВЗУ).
1. Условно говоря, работа процессора начинается с запроса очередной команды. Блок выборки, зная, по какому адресу расположена команда, пытается найти ее в кэше L1. Не обнаружив ее там, он обращается к кэшу L2 (который больше по объему и хранит больше ранее запрошенных команд и данных), если и там ее нет - к еще более вместительному L3. Если же искомая команда отсутствует и в кэше L3, она загружается через шину данных процессора из системной памяти, по пути попадая во все три кэша. Сходным образом запрашиваются и данные, требующиеся для выполнения этой команды.
2. Блок выборки передает команду в декодер. Этот узел нужен для того, чтобы разложить сложную команду системы команд х8б на несколько микроопераций, каждая из которых выполняется исполнительными устройствами за один такт. Получившуюся последовательность микроопераций декодер помещает в кэш декодированных команд. Блоку выборки нужна следующая команда. Для того чтобы узнать, откуда брать следующую команду и данные для нее, задействуется блок предвыборки. Анализируя последовательность микроопераций, он определяет, какая команда понадобится далее.
3. Планировщик забирает из кэша декодированных команд несколько микроопераций и определяет, в какой последовательности их можно выполнять. Команды, результаты выполнения которых не зависят от результатов выполнения других команд, могут исполняться параллельно на разных исполнительных устройствах. Таких устройств в ядре современного процессора немало: ALU для целых чисел, FPU для чисел с плавающей запятой, ALU для команд SSE и множество других.
4. На этом этапе возможно определение ошибки предвыборки. Предвыборка данных: если на момент исполнения команды загрузки или выгрузки данных значения регистров, содержащих адрес этих данных, будут иными, нежели в момент предвыборки, будет зафиксирована ошибка предвыборки, поскольку в кэш попали неверные данные. В этом случае конвейер очищается, а блок выборки снова запрашивает команду, предшествующую моменту совершения ошибки.
5. Если команда на выходе с конвейера признана выполненной корректно (то есть ошибки предвыборки не было), ее результат помещается в кэш и далее попадает в системную память компьютера.