7) Расчёт быстродействия фильтра.

2. Формализация задачи (определение функций аппаратной части и программы и способов их реализации)

Формализация задачи при выполнении всех этапов проектирования предполагает представление выполнения функций фильтра на языке логических и математических связей, в виде логических, математических моделей и т.п. Задачей формализации является согласование структурное, логическое, алгоритмическое, электрическое всех аппаратных и программных модулей устройства, обеспечивающее разработку работоспособной электрической схемы (аппаратная часть) и работоспособной программы фильтра, согласованной с аппаратной частью.

2.1. Функциональная схема цифрового фильтра.

Состав МП-системы на базе МК (рис. 1), требования технического задания и особенности функционирования АЦП и ЦАП определяют функциональную схему фильтра.

Функциональная схема цифрового фильтра приведена на рис. 2.

В качестве БИС АЦП выбрана модификация AD7892AN-3, для которой диапазон изменения напряжения на входе АЦП равен (+2,5…-2,5) В, что соответствует техническому заданию и позволяет обойтись без согласующего усилителя на входе АЦП. Для чтения результата преобразования входного напряжения выбран параллельный способ (параллельный интерфейс) как более быстрый и простой (для программной реализации). Поэтому на вывод MODE подано напряжение +5 В. Напряжение +5 В на выводе STANDBY задаёт стандартный (нормальный) режим энергопотребления. Для работы АЦП выбран внутренний источник опорного напряжения, поэтому вывод REF O/I оставлен свободным. Вход V_IN2 может остаться не подключенным (внутри БИС он никуда не подсоединен).

Напряжение U_ВХ подаётся непосредственно на вход V_IN1, поскольку АЦП содержит внутреннюю схему выборки хранения (СВХ). Реализация алгоритма последовательных приближений осуществляется под управлением внутреннего тактового генератора, поэтому внешние тактовые импульсы для работы АЦП не требуются.

Запрос входного отсчета выполняется путём подачи импульса нулевого уровня по сигнальной линии Р1.3 (START) из МП-системы на внешнее устройство. Импульсы с частотой дискретизации Fд = 10500 Гц для запроса данных должны формироваться в МП-системе. Определим для этой функции внутренний аппаратный узел МК – таймер/счётчик Т/С0. Для вывода импульсов запроса данных из МК назначим вывод P1.3 порта P1 БИС КР1830ВЕ31 (по линии START сигнальной шины B, рис.1).

Числовые значения отсчётов (двоичные коды) в режиме параллельного интерфейса поступают с частотой дискретизации F_д на выводы для чтения данных XD0… XD7.

Готовность кода для отсчёта входного напряжения обозначает импульс нулевого уровня на выводе EOC, вырабатываемый АЦП после каждого цикла преобразования. Импульсы EOC, следующие с частотой дискретизации F_д = 10500 Гц, по сигнальной линии FIN поступают в МП-систему для инициирования операций чтения кода из АЦП с такой же частотой.

Для ввода кода текущего входного отсчёта (x_n) и запуска цикла вычисления кода текущего выходного отсчёта (y_n) определим режим прерываний МК по линии запроса внешних прерываний INT1.

В цикле чтения данных из АЦП процессор вырабатывает управляющий строб для копирования кода отсчёта x_n. Управляющий строб по сигнальной линии RD поступает на вывод RD БИС AD7892AN-3. В соответствии с требованием ТЗ определим, что код отсчёта x_n (XD0… XD7) копируется в аккумулятор процессора через порт PА БИС КР1821РУ55 – по линиям шины Е, рис.1, в режиме простого ввода без квитирования.

Вывод (копирование) кода выходного отсчёта (y_n) (YD7… YD0) во входной буферный регистр ЦАП определим через порт PВ БИС КР1821РУ55 – по линиям шины G, рис.1. Запись кода (y_n) в регистр-защёлку ЦАП выполняется при поступлении нарастающего фронта управляющего строба WR на вход синхронизации CLOCK. Управляющий строб записи вырабатывается процессором в каждом машинном цикле записи данных во внешнее устройство.

Зададим настройки выводов БИС AD9708 в соответствии с типовой схемой включения и требованиями технического задания на курсовой проект.

Вывод SLEEP заземлён – работа в нормальном режиме энергопотребления. Вывод REFLO заземлён, вывод REFIO через конденсатор С = 0,1 мкФ соединён с аналоговой землёй – используется внутренний источник опорного напряжения +1,2 В для получения весовых токов ЦАП. Резистор R_SET на входе FS ADJ задаёт максимальное значение выходных токов ЦАП. Наличие конденсаторов, подключенных к входам COMP1 и COMP2, обусловлено требованиями подавления внутренних шумов и надёжной работы переключателей тока в ЦАП.

Преобразование выходных токов I_OUTA и I_OUTB в выходные напряжения в униполярном режиме работы выхода осуществляется с помощью резисторов нагрузки R_{н A} и R_{н B}.