- •1.Назначение и области применения микропроцессорных устройств
- •2.Представление информации в микропроцессорных системах.Непрерывные и дискретные.Последовательные и параллельные.
- •3. Микропроцессор. Определение. Состав и основные характеристики микропроцессоров.
- •Архитектуры микропроцессоров. Основные черты cisc-концепции. Основные черты risc-концепции.
- •Прямой, обратный и дополнительный коды. Алгебраическое сложение двоичных целых чисел.
- •Разрядные сетки эвм. Представление чисел с плавающей запятой. Нормализация чисел. Смещенный порядок. Восстановление смещенного порядка. Разрядные сетки эвм
- •Смещенный порядок
- •Формат чисел с плавающей запятой со смещенным порядком
- •Размещение чисел с плавающей запятой в разрядной сетке эвм. Особенности при вводе-выводе чисел в системе intel.
- •Форматы команд. Кодирование команд
- •Линейная сегментная адресация в озу
- •Используемые технологии производства микропроцессоров. Cmos, i2l, ttl, sttl, esl.
- •11, Память в микропроцессорных устройствах. Озу, пзу. Основные характеристики полупроводниковой памяти. Типы микросхем пзу. Типы микросхем озу. Буферная память.Память в микропроцессорных устройствах
- •Буферная память
- •13. Цифро-аналоговые преобразователи. Основные типы цап. Параметры цап. Статическая характеристика преобразования цап (в виде графика). Интерфейс данных цап. Опорное напряжение.
- •2.Исходные предпосылки для расчета (выбора) ацп
- •2.1.Округление(квантование)
- •2.2.Виды погрешностей
- •2.3.Среднеквадратичная погрешность (скп)квантования по уровню
- •2.4.Скп квантования по времени
- •2.5.Многоканальный режим ацп
- •3.1.Предварительный расчет ацп
- •3.2.Порядок предварительного расчета ацп
- •15.Интерфейсы: основные элементы, режимы обмена, классификация в зависимости от способа передачи данных.
- •16,Стандартные промышленные интерфейсы: rs-232, i2c, rs-485, usb, ieee-1394, оптическое волокно.
- •17,Классификация современных микроконтроллеров. Четырехразрядные микроконтроллеры. Восьмиразрядные микроконтроллеры. 16- и 32- разрядные микроконтроллеры
- •18.Программируемые логические интегральные схемы (плис).
- •19.Цифровые процессоры обработки сигналов (цпос). Состав и основные характеристики.
- •20.Принципы управления внешними устройствами микроэвм. Понятия модульности, интерфейса и магистрали. Каналы и интерфейсы Понятия модульности, интерфейса и магистрали
- •Каналы и интерфейсы
- •21.Принципы организации обмена информацией с внешними устройствами. Распределение адресов канала. Связь типа "управляющий - управляемый". Замкнутая (асинхронная) связь Распределение адресов канала.
- •Связь типа "управляющий - управляемый"
- •Замкнутая (асинхронная) связь
- •22.Принципы организации обмена информацией с внешними устройствами. Режим обмена данными через канал. Принципы организации обмена данными с внешними устройствами. Режим обмена данными через канал
- •Принципы организации обмена данными с внешними устройствами
- •Адресное пространство, линейная и сегментная адресации
- •Порты ввода-вывода
- •Основные принципы ввода-вывода
- •Карта распределения адресов портов ввода-вывода
- •Макетные платы
- •Управление моделью объекта
- •Управление печатающим устройством. Порты и регистры
- •Регистр данных
- •Регистр статуса
- •Регистр управления
- •26.Управление клавиатурой микроэвм системы intel. Краткие сведения. Буфер клавиатуры. Байты статуса. Пример программы Краткие сведения
- •Буфер клавиатуры.
- •Байты статуса
- •Пример программы
- •27.Управление графическим озу микроэвм системы intel. Организация видеопамяти (регистр маркирования растра, регистр битовой маски, регистры-защелки) Организация видеопамяти
- •28.Методы управления графическим озу. Управление с использование bios. Регистровое управление. Технология точечной графики. Регистр адрес графики. Регистр режим. Регистр битовой маски
- •Управление с использование bios
- •Регистровое управление
- •Технология точечной графики
- •Регистр Адрес Графики
- •Регистр Режим
- •Регистр Битовой Маски
- •29.Структура видеопамяти. Технология точечной графики. Регистр адрес графики. Регистр режим. Регистр битовой маски. Алгоритм реализации точечной графики.
- •Технология точечной графики
- •Регистр Адрес Графики
- •Регистр Режим
- •Регистр Битовой Маски
- •Алгоритм реализации точечной графики
- •30.Установка цвета. Регистр адреса атрибута. Регистры палитры. Регистр выбора цвета. Алгоритм установки цвета
- •Регистр Адреса Атрибута
- •Регистры Палитры
- •Регистр Выбора Цвета
- •Алгоритм установки цвета
- •31 Принтеры-классификация и основные характеристики, технология печати.
Формат чисел с плавающей запятой со смещенным порядком
Число в 10 с\с |
В 2ом коде |
Нормализ |
Теоретич представление |
При выводе |
1 |
1*2^0 |
0,1*2^1 |
0[10000001] 1000000… |
010000001 0000000… |
0,5 |
0,1*2^0 |
0,1*2^0 |
0[10000000] 1000000… |
010000000 0000000… |
0,25 |
0,01*2^0 |
0,1*2^-1 |
0[01111111[ 10000000… |
001111111 0000000… |
Пример записи числа в разрядную сетку с плавающей запятой
0,001A16
0,0000 0000 0001 10102
0,11010*2^(-11) – в 10 с\с
ПК(-11) = 10001011
ОК(-11) = 11110100
ДК(-11) = 11110101
p* = 01110101
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
… |
|
|
|
|
|
|
p* |
|
|
|
|
|
|
|
|
|
|
|
Размещение чисел с плавающей запятой в разрядной сетке эвм. Особенности при вводе-выводе чисел в системе intel.
Для размещения числа в 32хразрядной сетке в INTEL необходимо задать 4 адреса.
Старший байты |
P* |
A4=A1+3 |
Зн q | ст разряды q |
A3=A1+2 |
|
Младшие байты |
Мл разряды q |
A2=A1+1 |
Мл разярды q |
A1 |
Функция для определения адреса ОЗУ, где хранится переменная
A=VARPTR(x)
Данная форма функции возвращает адрес первого байта данных, которые относятся к имени переменной (x). Значение x должно быть присвоено до выполнения функции. В качестве аргумента функции может использоваться имя переменной любого типа (число, строка, массив).
Возвращаемый адрес представляет собой адрес в диапазоне «32767»- «-32767».
Для записи байта данных в ячейку памяти служит оператор
POKE<адрес>, <код>
POKEA1, &H<число 16с\с>
POKEA1, &O<число 8с\с>
POKEA1, <число 10с\с>
Для считывания значения из ОЗУ
Имя_перем = PEEK (<адрес>)
PRINT OCT$(PEEK(A1)) – 8 c\c
PRINT HEX$(PEEK(A1)) – 16 c\c
Пример 1: Запись числа.
X = 0
A1 = VARPTR(x)
A2 = A1 + 1
A3 = A1 + 2
A4 = A1 + 3
INPUT “B1=”; B1
POKE A1, B1 //[&H…]
INPUT “B2=”; B2
POKE A2, B2
INPUT “B3=”; B3
POKE A3, B3
INPUT “B4=”; B4
POKE A4, B4
PRINT “X=”, X
Пример 2:
INPUT “X=”, X
A1 = VARPTR(X)
A2 = A1 + 1
A3 = A1 + 2
A4 = A1 + 3
PRINT OCT$(PEEK(A4)); OCT$(PEEK(A3)); OCT$(PEEK(A2)); OCT$(PEEK(A1));
PRINT HEX$(PEEK(A4)); HEX$(PEEK(A3)); HEX$(PEEK(A2)); HEX$(PEEK(A1));
END
Форматы команд. Кодирование команд
Обработка информации в ЭВМ осуществляется в процессе выполнения над ней операций. Машинные слова, над которыми осуществляются операции, называются операндами. Команда представляет собой машинное слово, которое содержит информацию об операции, об адресах операндов, об адресе результата и о том, какая команда будет выполняться следующей. Таким образом, в команде различается операционная часть и адресная. На основании вышеизложенного требования приходим к 4хадресному формату команды:
Код операции (КОП) |
А1 |
А2 |
А3 |
А4 |
А1 – адрес первого операнда; А2 – адрес второго операнда;А3 – адрес результата;А4 – адрес очередной команды.
Такой формат существовал для ЭВМ первого этапа. Назывался формат с принудительным выполнением команд.
С увеличением объемов ОЗУ требовалось больше разрядов для А1 и А2. Был осуществлен переход на 3х адресный формат:
КОП |
А1 |
А2 |
А3 |
<A1> ω <A2>→<A3>
Операция выполнялась над операндами, хранящимися по адресам А1 и А2, а результат записывался по адресу А3. Данный формат является форматом с естественным порядков выполнения команд, то есть команды выполняются друг за другом, как они записаны в памяти, а для подсчета команд используется специальный регистр, называемый счетчиком команд.
Наибольшее распространение получили двухадресные и одноадресные команды, а также форматы со специальными указателями.
Двухадресная команда:
КОП |
А1 |
А2 |
<A1> ω <A2>→<A1> или <A2>
Одноадресная команда:
КОП |
А1 |
<A1> ω <РГ> → <РГ>
Формат со специальными указателями:
КОП |
А |
Указатель запоминания |
В (индексное поле) |
Указатель запоминания кодируется 0 или 1. Если 1, то результат пересылается в ячейку ОЗУ, если 0, не передается.
Индексное поле используется для расширения функциональных возможностей и для формирования адресов ОЗУ.
Если содержимое индексного поля отлично от 0, то будет использоваться новый адрес, полученный алгебраическим сложением адресов Aн=A+B.
СИСТЕМЫ АДРЕСАЦИИ. ФУНКЦИИ СПОСОБОВ АДРЕСАЦИИ. ДВУХ- И ТРЕХ- УРОВНЕВАЯ СХЕМЫ ТРАНСЛЯЦИИ АДРЕСА. ПОНЯТИЕ КОСВЕННОЙ АДРЕСАЦИИ. ОТНОСИТЕЛЬНАЯ АДРЕСАЦИЯ. АВТОИНКРЕМЕНТНАЯ И АВТОДЕКРЕМЕНТНАЯ АДРЕСАЦИЯ.
Функции способов адресации:
Обеспечить удобство вычисления логических адресов при отображении на память компонентов сложных структур данных. Это одно из свойств, которое обычно имеют ввиду, когда говорят, что микропроцессор оснащен средствами для программирования на языках высокого уровня.
Обеспечить переход от содержимого адресного поля команды к логическому адресу и отображение пространства логических адресов на пространство физических адресов.
Обеспечить перемещаемость программных модулей для легкости компоновки из этих модулей большой программы или для обеспечения позиционной независимости программы. Статическая перемещаемость состоит в том, что оттранслированную программу можно без модификации адресных частей команд загружать, начиная с различных адресов. При этом программа сохраняет свою работоспособность.
Динамическая перемещаемость состоит в том, что загруженную и выполняющуюся программу можно в любой точке остановить, переместить как единое целое в другое место памяти и затем успешно продолжить выполнение с точки останова.
Для настройки на реально существующую в системе физическую память.
Обеспечить возможность многозадачного режима работы, когда в памяти одновременно находятся и выполняются несколько программ.
Простейшая структура адресной части команды:
1 этап
КОП |
Физ. Адрес 1 |
Физ. Адрес 2 |
… |
2 этап
КОП |
Адресное поле 1 |
… |
Адресное поле 1 → Вычисление в соответствии со способом адресации → Физ. Адрес
Двухуровневая схема трансляции адреса.
Простейший вариант, когда физический адрес содержится в адресном регистре, а адресное поле содержит имя адресного регистра + код, обозначающий способ адресации. Длина такого поля адреса может быть гораздо меньше длины адреса. В дальнейшем развитии увеличивался размер адресного пространства. При 32хразрядном адресе размер адресного пространства составлял 4 ГБ, а в то же время реальны объем ОЗУ составлял 128 МБ. Таким образом, имело место несовпадение диапазона логических адресов и диапазона физических адресов, нумерующих реально существующие ячейки ОЗУ.
Получается 3уровневая схема трансляции адреса: Адресное поле 1 → Вычисление в соответствии со способом адресации →Трансляция адреса по исполнительному адресу → Физ. Адрес ОЗУ.
Понятие способ адресации включает в себя:
Способ кодирования адреса в адресном поле команды.
Условное обозначение (синтаксис) способа адресации при записи команды.
Алгоритм вычисления исполнительного адреса по информации, содержащейся в адресном поле, а также в других элементах процессора, имеющих отношение к вычислению адреса.
Косвенная адресация
Допустим, что способ адресации 1 указывает местоположение операнда. Тогда способ адресации 2 во всем аналогичен способу 1, за исключением того, что в указанном месте расположен не сам операнд, а его адрес, то есть номер ячейки в ОЗУ, где находится операнд. Тогда способ 1 – прямой, а соответствующий ему способ 2 – косвенный.
Недостатком косвенной адресации является дополнительное обращение к ОЗУ, что приводит к снижению быстродействия.
Адресация слов переменной длины
В этом случае должен быть указан адрес начала слова и его длина.
Относительная адресация
I=A+B
I – исполнительный адрес
А – код адреса в адресной части
В – базовое число, хранящееся в специальных индексных регистрах, которые могут быть выполнены аппаратно или под них отводятся несколько ячеек ОЗУ.
Автоинкрементная и автодекрементная адресация
Когда к исходному адресу добавляется или вычитается определенное число.
Стековая адресация
Используется в режимах прерывания и при обработке программ и подпрограммами.
Подразумеваемый операнд
Когда в команде операнд не указывается, но подразумевается. Например, при умножении или делении на 2. Подразумеваемый адрес – адрес, по которому должен быть направлен результат, не указывается, а подразумевается.
Комбинированная адресация
Когда необходимо обрабатывать большие объемы цифро-текстовой информации.
