1.5. Цифровые иерархии и технология pdh

Новые технологии телекоммуникаций стали развиваться в сетях связи, как известно, с переходом от аналоговых к цифровым методам передачи данных, основанным на мультиплексировании с временным разделением каналов и технологии представления сигнала с помощью ИКМ.

При использовании цифровых методов мультиплексор (типа п:1) формирует, как известно, из п входных цифровых последовательностей одну выходную, состоящую из повторяющихся групп - по п одноименных блоков (состоящих из бит, байт или полей длиной в несколько байтов), сформированных за п временных интервалов (именуемых "тайм-слотами"). Мультиплексор тео­ретически должен при этом обеспечить скорость передачи данных порядка п х v, где v - скорость передачи данных одного входного канала, предполагаемая одинаковой для всех каналов.

Если в качестве входного используется сигнал основного цифрового канала ОЦК (или DS0), имеющего скорость передачи 64 кбит/с, то с помощью одного мультиплексора типа п:1 можно теоретически формировать цифровые потоки данных со скоростями п х64 кбит/с. Так, для системы Bell D2 мы бы имели повторяющуюся группу длиной 24x64 кбит/с = 1536 кбит/с, а для СЕРТ - 30x64 кбит/с = 1920 кбит/с. К этой повторяющейся группе добавляются группы бит, необ­ходимых для осуществления синхронизации, сигнализации, контроля ошибок (CRC). В резуль­тате чего группа приобретает структуру фрейма. В системе Bell D2 для этого добавляется 8 кбит/с, что превращает группу 24x64 кбит/с во фрейм Т1 (1544 кбит/с). В системе СЕРТ добавля­ются 2 тайм-слота по 64 кбит/с, что превращает группу 30x64 кбит/с во фрейм Е1 (2048 кбит/с).

Если считать этот уровень мультиплексирования первичным в схеме последовательного, каскадного, мультиплексирования вторичного, третичного и т.д. уровней, использующих муль­типлексоры типа т:1, 1:1, к:1..., то можно сформировать различные иерархические наборы циф­ровых скоростей передачи, или цифровые иерархии. Они позволяют довести процесс мультип­лексирования, или уплотнения каналов, до необходимого уровня, дающего требуемое число кана­лов ОЦК (или DS0) на выходе, путем выбора различных коэффициентов мультиплексирования п, m, I, k,... для последовательных каскадов схемы мультиплексирования.

1.5.1. Схемы плезиохронных цифровых иерархий - PDH

Три такие иерархии были разработаны в начале 80-х годов. Они получили общее название: плези-охроиные цифровые иерархии - ПЦИ (или PDH).

В первой из них, принятой в США и Канаде, в качестве скорости сигнала первичного цифрового канала ПЦК (DS1), порожденного первым уровнем мультиплексирования, была при­нята скорость Т1=1544 кбит/с (т.е. коэффициент первичного мультиплексирования п = 24) и два­дцать четыре ОЦК по 64 кбит/с можно было использовать для передачи голоса или данных.

Во второй, принятой в Японии, в качестве скорости ПЦК использовалась та же скорость 1544 кбит/с.

В третьей, принятой в Европе и Южной Америке, в качестве скорости ПЦК была приня­та скорость 2048 кбит/с (т.е. коэффициент первичного мультиплексирования п = 30) и тридцать ОЦК по 64 кбит/с (основной формат) использовались для передачи голоса и данных. Два допол­нительных тайм-слота (0 и 16), как указывалось выше, предназначались (в основном формате) для организации каналов по 64 кбит/с для синхронизации (0 тайм-слот) и сигнализации или управле­ния (16 тайм-слот).

В ряде случаев для передачи голоса и данных оказалось допустимым использовать и 16 тайм-слот (в качестве 31 канала), в этом случае можно говорить о другом (дополнительном) фор­мате фрейма Е1, при котором для синхронизации и сигнализации используется только 1 канал (0 тайм-слот). Дополнительный формат, позволяя увеличить информационную емкость канала в це­лом, может привести к нестыковке форматов фреймов (из-за использования различных методов сигнализации) на разных участках сети и должен использоваться очень осторожно.

Первая иерархия

Она была порождена скоростью DS0, давала последовательность каналов вида: DS1 - DS2

- DS3 - DS4 или последовательность скоростей с номинальными значениями в виде ряда: 1544 - 6312 - 44736 - 274176 кбит/с (как правило, цитируется ряд приближенных величин 1,5 - 6 - 45 - 274 Мбит/с). С учетом скорости DS0 (одинаковой для всех трех иерархий), указанный ряд скоростей соответствует ряду коэффициентов мультиплексирования n=24, m=4, 1=7, к=6. Эта иерархия по­ зволяет передавать соответственно: 24, 96, 672 и 4032 канала DS0. Ее мы будем называть ниже американской системой (АС) иерархии.

Здесь и ниже DS0 - DS4 - будут называться цифровыми каналами 0-го, 1-го, 2-го, 3-го и 4-го уровней иерархии. В терминологии, используемой в связи, это соответственно: основной циф­ровой канал (ОЦК), первичный цифровой канал (ПЦК), вторичный цифровой канал (ВЦК), третичный цифровой канал (ТЦК) и четверичный цифровой канал (ЧЦК).

Вторая иерархия

Она была порождена скоростью DSO, давала последовательность каналов вида: DS1 - DS2

- DSJ3 - DSJ4 - DSJ5 или последовательность скоростей: 1544 - 6312 - 32064 - 97728 - 397200 кбит/с (ряд приближенных величин составляет 1,5 - 6 - 32 - 98 - 397 Мбит/с), что, с учетом скоро­ сти DS0, соответствует ряду коэффициентов мультиплексирования: n=24, m=4, 1=5, k=3, i=4. Ука­ занная иерархия позволяет передавать соответственно: 24, 96, 480, 1440 и 5760 каналов DS0. Эту иерархию мы будем называть ниже японской системой (ЯС) иерархии.

Здесь DSJ3 - DSJ5 мы будем называть цифровыми каналами 3-5-го уровней Японской ие­рархии PDH. Формально, по терминологии, используемой в связи эти каналы должны называться третичными, четверичными и пятеричными каналами ЯС.

Третья иерархия

Она была порождена также скоростью DS0, давала последовательность каналов вида: Е1 -Е2 - ЕЗ - Е4 - Е5 или последовательность скоростей: 2048 - 8448 - 34368 - 139264 - 564992 - кбит/с (ряд приближеннх величин составляет 2 - 8 - 34 - 140 - 565 Мбит/с), что соответствует ряду коэф­фициентов: п=30 (31), т=4, 1=4, k=4, i=4, (т.е. после п коэффициент мультиплексирования в этой иерархии выбирался постоянным и равным 4). Указанная иерархия позволяет передавать соответ­ственно 30, 120, 480, 1920 и 7680 каналов DS0, что отражается и в названии ИКМ систем: ИКМ-30, ИКМ-120, ИКМ-480 и т.д. Эту иерархию мы будем называть ниже европейской системой (ЕС) иерархии.

Указанные иерархии, известные больше под общим названием плезиохронные цифровые иерархии, сведены в табл. 1-2 (затенены используемые, но не стандартизованные значения).

Параллельное развитие трех различных систем иерархии объективно мешало развитию глобальных телекоммуникаций в мире в целом, поэтому комитетом по стандартизации ITU-T, или МСЭ-Т, были сделаны шаги по их унификации и возможному объединению. В результате был разработан стандарт [13], согласно которому:

• во-первых, в качестве базовых были стандартизованы три (не считая основного) первых уровня AC (DS1-DS2-DS3), четыре первых уровня ЯС (DS1-DS2-DSJ3-DSJ4) и четыре первых уровня Е (Е1-Е2-ЕЗ-Е4), а также указаны схемы кросс-мультиплексирования иерархий (взаимного перехода из одной иерархии в другие), например, из ЕС иерархии в АС иерархию (с первого на второй уровень) и обратно (с третьего на четвертый уровень), а также из ЯС иерархии (с третьего уровня) в ЕС иерархию (на четвертый уровень), как показано на рис. 1-12, где коэф­ фициенты мультиплексирования проставлены на линиях связи блоков, представляющих скоро­ сти передачи;

• во-вторых, последние уровни первой, второй и третьей систем иерархии (274, 397 и 565 Мбит/с соответственно) не были рекомендованы в качестве стандартных;

• в-третьих, была сохранена ветвь 32064 - 97728 кбит/с (приближенно 32 - 98 Мбит/с) в ЯС ие­ рархии, т.е. уровни DSJ3 и DSJ4, соответствующие уровням DS3 и DS4 в АС иерархии и ЕЗ и Е4 в ЕС иерархии. Уровень DSJ3 фактически соответствует уровню ЕЗ, что облегчает кросс- мультиплексирование с третьего уровня (DSJ3) на четвертый (Е4).

Работы по стандартизации иерархий, как в Европе, так и в Америке, имели два важных по­следствия:

• разработка систем плезиохрониой цифровой иерархии (PDH или ПЦИ);

• разработка системы синхронной цифровой иерархии (SONET/SDH или СЦИ).

1.5.2. Общие особенности систем PDH

Наличие стандартных скоростей передачи и фиксированных коэффициентов мультиплексирова­ния дало возможность на практике не только по-отдельности использовать три схемы мультип­лексирования - АС, ЯС и ЕС (последнюю часто называют СЕРТ или ETSI/CEPT), но и обеспечить их взаимодействие.

При формировании первичного уровня иерархии использовалась схема мультиплексиро­вания с байт-интерливингом (чередованием байтов/октетов). В результате этого сформирован­ный фрейм должен был бы иметь длину кратную байту. Однако добавление синхронизирующих и сигнализирующих бит нарушало эту кратность не только на уровне фрейма, но даже на уровне мупътифрепма (например, в системе D2, где длина фрейма Т1 равна 193 битам, а 12-фреймового мультифрейма Т1 =2316 битам, см. табл. 1-1: только длина 24-фреймового мультифрейма Т1 ока­залась кратна 8 - 4632 бита).

Кроме того, при использовании каскадного мультиплексирования даже при достаточно жесткой, но локальной, синхронизации входных последовательностей, подаваемых на мультип­лексор от разных абонентов/пользователей при приеме/передаче, приходится (для целей общей синхронизации цифровых потоков) выравнивать (синхронизировать) цифровые последовательно­сти перед мультиплексированием, добавляя выравнивающие биты (т.е. осуществляя так называе­мую процедуру стаффинга) к входным цифровым последовательностям. Все это приводит к то­му, что, начиная с формирования вторичных цифровых каналов (и далее), приходится использо­вать схему мультиплексирования с бит-интерливингом (чередованием бит, а не байтов), что, с учетом процедуры стаффинга, делает невозможным идентификацию байтов каждого канала в об­щем потоке уже после второго уровня мультиплексирования.

С учетом добавленных для разных целей бит мультиплексор, например, второго уровня, формирует выходную цифровую последовательность, имеющую фактическую скорость 6312 кбит/с для АС и ЯС иерархий, а не теоретически рассчитанную - 4x1544=6176 кбит/с (при этом поток управления в расчете на один информационный канал составляет уже 1,417 кбит/с, а не 1,333 кбит/с, как это было на первом уровне мультиплексирования).

Для ЕС иерархии ситуация обратная: фактическая скорость на втором уровне равна 8448 кбит/с, а не 4x2048=8192 кбит/с, т.е. общий поток управления составляет 256 кбит/с или в пере­счете на канал - 2,133 кбит/с, а не 4,266 кбит/с, как было на первом уровне. Аналогично для третьего уровня мультиплексирования имеем фактическую скорость 34,368 Мбит/с, а не 4x8448=33,792 Мбит/с (общий поток управления вырос до 576 кбит/с, но в пересчете на канал со­ставляет только 1,2 кбит/с), а для четвертого уровня 139,264 Мбит/с вместо 4x34368=137.472 Мбит/с (общий поток управления вырос до 1792 кбит/с, но в пересчете на канал составляет только 0,933 кбит/с).

Приведенные примеры показывают, что относительная величина управляющего заголовка для PDH (так называемый overhead) относительно мала и уменьшается с 6,67% до 1,46%.

Итак, на верхних уровнях иерархии используется внутренняя побитовая синхронизация, при которой мультиплексор сам выравнивает скорости входных потоков, например, путем добав­ления нужного числа выравнивающих бит в каналы с относительно меньшими скоростями пере­дачи.

Это наиболее простой вариант, характерный для международных процедур стаффинга, на­зывается положительным выравниванием, хотя могут использоваться и другие варианты, когда выравнивание скоростей осуществляется путем изъятия бит из каналов с большими скоростями (этот вариант называется отрицательным выравниванием), или сочетаются оба процесса добав­ления/изъятия, что используется в российских вариантах процедур стаффинга. Благодаря этому на выходе мультиплексора формируется синхронизированная цифровая последовательность.

Информация о вставленных/изъятых битах передается по каналам управления, формируе­мым отдельными битами в структуре фрейма в рамках общего потока управления (см. ниже). На каждом последующем уровне мультиплексирования эта схема повторяется, добавляя новые вы­равнивающие биты. Эти биты затем удаляются/добавляются при демультиплексировании на приемной стороне для восстановления исходной цифровой последовательности. Такой процесс передачи получил название плезиохронного (т.е. почти синхронного), а цифровые иерархии АС, ЕС и ЯС получили соответственно название плезиохронпых цифровых иерархий ПЦИ (PDH).

Кроме синхронизации, на уровне мультиплексора второго порядка также происходит фор­мирование фреймов и мультифреймов, которые позволяют структурировать последовательность в целом. Например, для канала Т2 (6312 кбит/с) длина фрейма равна 789 бит при естественном со­хранении частоты повторения фрейма 8000 Гц. Мультифрейм соответствует 12 или 24 фреймам. Для канала Е2 (8448 кбит/с) длина фрейма равна или 848 бит (согласно G.742, [10]), или 1056 бит (согласно G.704, [15]), см. ниже, при этом мультифреймы не используются.

Формирование фреймов и мультифреймов и их выравнивание особенно важно для локали­зации на приемной стороне каждого фрейма, что позволяет в свою очередь получить информацию о сигнализации, аварийных ситуациях и кодовых комбинациях избыточных кодов CRC, позво­ляющих обнаруживать ошибки в принятых фреймах.

В АС используется стандартно два уровня мультиплексирования - 1,5—>6 и 6—>45 плюс один возможный дополнительный 45—> 140 для сопряжения с ЕС. В ЯС используются три уровня мультиплексирования - 1,5—>6, 6—>32 и 32—>98 плюс один возможный дополнительный 32—> 140 для сопряжения с ЕС. В ЕС стандартно используются три уровня мультиплексирования - 2—>8, 8— >34 и 34—> 140 плюс дополнительный 140—>565. Эта схема показана на рис. 1-13.

1.5.3. Структура фрейма и мультифрейма первичного уровня иерархии PDH

Ниже более подробно будет рассмотрена структура фреймов только для ЕС иерархии. Рассмотрим первичный уровень Е1 - 2048 кбит/с. Структура фрейма Е1 определена в стандарте ITU-T Rec. G.704[15].

Три основных параметра, определяющих структуру фрейма, нам уже известны:

• длина фрейма - 256 бит (32 байта);

• частота повторения фрейма - 8000 Гц (период повторения 125 мкс);

• число тайм-слотов - 32 (длина тайм-слота - 1 байт, или 8 бит).

32 тайм-слота нумеруются от ТО до Т31. Собственно структура фрейма определяется функциональным назначением тайм-слотов, а также внутренней битовой структурой тайм-слотов ТО и Т16, которые могут содержать управляющую информацию.

В структуре фрейма, как отмечалось выше, различают два формата: основной и дополни­тельный. В обоих форматах тайм-слот ТО используется для целей синхронизации (выравнивания) и обнаружения ошибок путем контроля четности на основе процедуры CRC-4. Тайм-слот Т16 в основном формате используется для сигнализации типа (см. ниже). Остальные 30 тайм-слотов: Т1-Т15 и Т17-Т31 являются информационными. В дополнительном формате может использовать­ся внешняя сигнализация, поэтому остается 31 тайм-слот (с Tl no T31), которые используются как информационные.

Для передачи сигнализации 30 или 31 каналов во фрейме Е1 стандартом предусмотрены два типа сигнализации:

• CAS - поканально-связанная сигнализация, при которой для целей сигнализации служит 16 тайм-слот каждого фрейма; при этом для передачи информации используется 30 тайм-слотов;

• CCS - сигнализация в общем канале, при которой для целей сигнализации может использо­ ваться или внешний канал (например, так называемый канал D-channel емкостью от 2.4 до 64 кбит/с, организуемый и передаваемый отдельно), или любой (кроме ТО) незанятый канал (тайм-слот).

Ясно, что 16 бит тайм-слотов ТО и Т16 недостаточно для решения всех задач синхрониза­ции, управления и сигнализации для 30 каналов. Поэтому для решения этих задач объединяют 16 фреймов, организуя новую структуру мультифрейм. В результате для синхронизации, сигнализа­ции и контроля ошибок потока Е1 используется распределенное поле 16x8=108 бит тайм-слотов ТО (для обоих форматов), а для сигнализации CAS поле 16x8=108 бит тайм-слотов Т16 (для ос­новного формата). Принимая во внимание, что фреймы в мультифрейме нумеруются от F0 до F15, а биты в ТО от 1 до 8 (слева направо), можно представить структуру распределенного поля управ­ления в виде табл. 1-3 размера 16x8:

Рассмотрим структуру табл. 1-3, в ней использованы следующие обозначения:

CRC SMF 1,11 - 1 и 2 субмулыпифреймы - SMF, структуры по 8 фреймов каждая, содержащие полные наборы (4 бита) CRC-4 (С1, С2, СЗ, С4); CRC-4 - процедура избыточного кодирования (см. ниже), использующая порождающий полином 4 порядка для формирования контрольной суммы блока, равного длине SMF; позволяет обнаруживать ошибки, используя всего 4 допол­нительных бита на всю длину SMF;

FAS - четные фреймы, содержащие, кроме бита #1 CRC-4, стандартную "горизонтальную" би­товую последовательность (биты #2 - #8): 0011011, называемую сигналом синхронизации (вы­равнивания) фрейма - FAS, или синхрословом, используемым для синхронизации El-последовательности.

NFAS - нечетные фреймы, называемые фреймами, не содержагцими сигнала синхронизации (вы­равнивания) - NFAS. В этих фреймах второй бит всегда 1 и используется в схеме синхрониза­ции фрейма.

RAI - бит индикации аварийного состояния на удаленном конце систем PDH.

Е-бит - бит сигнализации об ошибке принятой последовательности субмультифрейма SMF.

Sa4-Sa8 -резервные биты, из которых биты Sa4-Sa8 могут быть использованы для целей монито­ринга PDH систем с топологией "точка-точка" [136]; бит Sa4 может быть использован для сиг­нализации в системах передачи сообщений, в этом случае при каждом изменении его состояния должен быть пересчитан CRC-4; биты Sa5-Sa7 могут быть использованы для управления в рам­ках национальных систем PDH, если они не использованы для целей мониторинга топологий "точка-точка" выше; наконец, один из этих бит можно использовать для передачи статуса син-

хронизации в системах PDH-SDH (см. ниже). Биты Sa4-Sa8 устанавливаются в состояние "1" на участках пересечения национальных границ.

Указанные выше 216 битовых позиций дают возможность осуществить ряд функциональ­ных задач управления системами PDH, основные из них следующие. Формирование синхронизации PDH последовательности.

В мультифрейме, представленном в виде матрицы 16x256 бит, первые 8 бит каждых двух строк формируют восьмикратно повторяющийся шаблон вида:

хООПОП

xlxxxxxx, который на мультифрейме выглядит 8-зубчатой гребенкой, зубья которой -

битовые синхрослова (0011011) фреймов FAS, связанные "вертикальной" последовательно­стью (0101010101010101). Отслеживая этот шаблон, можно судить о том, является ли данный мультифрейм выровненным, т.е. синхронизированным, предотвращая ложную синхронизацию, которая могла бы быть вызвана фрагментом сигнала, случайно совпадающим с синхрословом, если факт синхронизации устанавливался бы на уровне фрейма по одному синхрослову. Формально факт отсутствия синхронизации в соответствии с [9] регистрируется после приема 3 таких шаблонов с ошибками подряд, однако это требует длины в 48 фреймов, поэтому могут быть использованы три другие способа [9]:

1. - регистрация ошибочного сигнала синхронизации мультифрейма по CRC (требует длины 12 фреймов, см. ниже),

2. - превышение порогового числа ошибок по CRC-4, 3 - регистрация трех последовательных ошибок при приеме " 1" в бите 2 нечетных фреймов шаблона из двух фреймов (форма которого приведена выше).

Этот метод дает самую раннюю диагностику, так как реализуется на длине 6 фреймов.

Формирование поканально-связанной сигнализации типа CAS.

CAS использует 16-е тайм-слоты мультифрейма Е1, где под сигнализацию каждого канала вы­делено 4 бита: а, Ь, с, d (см. таблицу ниже), причем так, что Т16 фрейма F0 содержит собствен­но сигнал выравнивания мультифрейма MFAS (0000) и последовательность sAss, где s - ре­зервные биты, а А - бит индикации аварийного состояния на удаленном конце, а Т16-тайм-слоты 1-15 фреймов содержат abcd-пары для двух каналов 1 и 16, 2 и 17, ... , 14 и 29, 15 и 30 каналов, где нумерация 1-15 каналов соответствует нумерации тайм-слотов Т1-Т15, а 16-30 -нумерации тайм-слотов Tl 7-T31. При этом нужно отметить следующее:

1 - каждый бит a,b,c,d эквивалентен каналу сигнализации 500 бит/с (все вместе - каналу емко-

стью 2 кбит/с),

2 - если для сигнализации используется только бит а, то биты bed должны формировать комби-

нацию "101", 3 - запрещено использовать комбинацию abcd-бит "0000".

~ F0.T16 I F1 Т16 I F2.T16 I — I F15.T16

OOOOsAss abed abed abed abed -~r~ abed abed

1 канал 16 канал 2 канал 17 канал — 15 канал 30 канал

Формирование сигнализации типа CCS.

CCS использует 16-е тайм-слоты фрейма для организации канала сигнализации емкостью от 8 до 64 кбит/с.

Формирование аварийной сигнализации AIS.

AIS осуществляется путем установки "1" в битах RAI (биты 3 в NFAS), при этом регистриру­ются следующие типы AIS: слишком высокий уровень битовых ошибок (BER), слишком много кодовых ошибок (CRC), потеря фреймовой синхроиизаг\ии (LOF). Кроме этого фиксируются следующие ошибки: потеря сигнала выравнивания мультифрейма (LOM) - бит 6 фрейма F0, Т16, устанавливается на "1"; потеря входного сигнала 2048 кбит/с - поток "1" встраивается во входной поток; потеря Т16 - входного сигнала 64 кбит/с - Т16 заполняется "1".

В рамках ISDN фиксируются такие виды потерь как: потеря сигнала (LOS), потеря синхрони­зации/выравнивания фрейма (LFA), потеря сетевого питания (LOP). Эта сигнализация осуще­ствляется путем формирования 4-битного кодового слова, составленного из бит Sa6: Sa6_b Sa6₂, Бабз, Sa6₄. Кроме того бит Sa5 используется для указания направления передачи и индикации установки шлейфа для кольцевой проверки линии связи. Все сигналы аварийной сигнализации передаются в направлении противоположном направлению основного потока, т.е. от прини­мающей стороны к передающей стороне.

Формирование сигнализации о статусе синхронизации.

Сигнализация осуществляется путем формирования 4-битного (1 ниббл) кодового слова, со­ставленного из бит San: Sarii, San₂, San₃, San₄, где п=4,5,6,7,8 выбирается производителем с уче­том уже используемых AIS. Слово умещается в рамки одного SMF, причем San₁ соответствует MSB (самому старшему значащему разряду). Это слово полностью соответствует аналогично­му слову - сообщению о статусе синхронизации (SSM) систем SDH, содержащемуся в битах 5-8 байта S1. Его содержимое характеризует следующие уровни качества синхронизации (QL), представленные в таблице ниже (представлены только те комбинации, которые исполь­зуются в стандарте, остальные считаются резервными).

Источник G.811 относится к классу PRC (см. гл. 6), SSU-A, SSU-B - (токузловой синхрониза­ции типа А (то же, что и G.812-Transit) или В (то же, что и G.812-Local). SETS - хронирующий источник синхронного оборудования (то же, что и G.813).

Мониторинг уровня ошибок.

Мониториг системы осуществляется в результате выполнения CRC-4 процедур, которые сво­дятся к подсчету контрольных сум при передаче и приеме и их сравнении. Процедура CRC-4 формирует 4-битную контрольную сумму для каждого субмулътифрейма SMF (его длина рав­на 2048 бит: 32 тайм-слота по 8 бит в 8 фреймах), размещая ее в битах С_ь С₂, Сз, С₄ (см. табл.1-3) следующего SMF, т.е. CRC SMF,, размещается в Q SMF_n+!. Если при сравнении на приеме контрольные суммы не совпадают, то соответствующие Е-биты устанавливаются на 1 (исходно они установлены на 0), сигнализируя об ошибке. Более подробно процедура CRC-4 (порож­дающий полином, процедуры кодирования и декодирования описаны в [9, 15]). Столбец с битами CRC-4 используется также для формирования сигнала выравнива­ния/синхронизации мультифрейма по CRC вида "001011", который формируется первыми битами первых 6 нечетных фреймов мультифрейма. Этот сигнал также используется в схеме проверки факта потери синхронизации фрейма по мультифрейму.

1.5.4. Структура фреймов верхних уровней ЕС иерархии PDH

Рассмотрим структуру фреймов второго и более высоких уровней ЕС иерархии PDH. В общем случае она зависит от используемой схемы реализации стаффинга, или выравнивания: положи­тельное, отрицательное или положительно-отрицательное. Ниже мы ограничимся только схемами с положительным выравниванием, как рекомендованным для использования на между­народных сетях (при необходимости ознакомиться со схемами положительно-отрицательного вы­равнивания см. G.745, G.753, G.754 [344-346]).

На сегодня существуют два стандарта, регламентирующие структуру и параметры фрейма второго уровня Е2: общий (основанный на схеме бит-интерливинга) - G.742 [10] и специализиро-

ванный (основанный на схеме байт-интерливинга) - G.704 [15] и один стандарт (основанный на схеме бит-интерливинга) G.751 [261], регламентирующий параметры для третьего ЕЗ и четвертого Е4 уровней иерархии.

1.5.4.1. Структура фреймов второго уровня ЕС иерархии PDH

Фрейм на основе стандарта G. 742 с бит-интерливингом.

Мультиплексированная структура фрейма Е2 (8448 кбит/с) использует в качестве трибов (муль­типлексируемых компонентных сигналов) четыре потока Е1 в соответствии со схемой на рис. 1-13. Однако при мультиплексировании применяется схема бит-интерливинга, поэтому роль тайм-слота играет не байт (как было при формировании Е1), а бит. Длина одного фрейма принята рав­ной 848 бит (а не 4x256=1024 бит, как можно было бы предположить, используя схему формиро­вания Е1) [10].

Структура фрейма Е2 (представлена в виде матрицы 4x212 бит в табл. 1-5) формируется из 4 строк-наборов, каждый из которых, имея одинаковую общую длину 212 бит, состоит из разных по длине информационного и управляющего полей. В отличие от Е1, в Е2 не предусмотрены структуры мультифреймов и субмультифреймов. Рассмотрим структуры составляющих наборов.

Управляющее поле первого набора состоит из сигнала синхронизации фрейма (1111010000 - первые 10 бит), бита сигнализации аварийного состояния на удаленном конце (RAI - 11-й бит) и резервного бита, используемого для национальных нужд (S-bit - 12-й бит).

Управляющие поля 2-4 наборов состоят из одинаковых последовательностей, состоящих из четырех бит управления выравниванием: JC1, JC2, JC3, JC4, формируемых для четырех муль­типлексируемых трибов. Эти биты образуют матрицу-клетку 3x4 (строки-наборы (2, 3, 4) х столб­цы-биты (1, 2, 3, 4) в табл. 1-5) и управляют процессом выравнивания - вставки дополнительных бит, или стаффинга, т.е. сдвигом одного трибного потока бит на один бит вперед (нами рассмат­ривается схема положительного выравнивания) по отношению к другим трибным потокам.

Возможность сдвига на один бит в рамках одного фрейма длиной 848 бит позволяет при общей скорости потока 8448 кбит/с проводить синхронизацию (выравнивание) скоростей отдель­ных трибов в пределах до (1/848)х8448=9,962 кбит/с (примерно 10 кбит/с - параметр, указанный в [10]).

Сама процедура выравнивания осуществляется так: если все элементы столбца JCi матри­цы-клетки нулевые (или 2 элемента из 3 нулевые - используется мажоритарная логика), то соот­ветствующий элемент JBi (в управляющем поле набора 4) считается информационным элементом триба Ti, если нет (т.е. если 3 или 2 из этих элементов единичные), то элемент JBi считается би­том выравнивания/стаффинга, сдвигающим на один бит вперед всю последовательность /-го триба.

Информационное поле наборов представлено (кроме фантомных бит JBi набора 4) повто­ряющимися в результате мультиплексирования 4-битными блоками Т1-Т2-ТЗ-Т4, состоящими из бит (тайм-слотов) Т1, Т2, ТЗ, Т4.

Описанная структура фрейма использется в подавляющем большинстве систем PDH раз­личных производителей, хотя некоторые старые отечественные системы использовали схему фрейма, основанную на стандарте G.745 [344].

Фрейм на основе стандарта G. 704 с байт-интерливингом.

В этом случае структура фрейма Е2 также сформирована с учетом трибов четырех потоков Е1 в соответствии со схемой на рис. 1-13. Однако она использует схему байт-интерливинга, роль тайм-слота играет байт (как и при формировании Е1). Длина одного фрейма принята равной 1056 бит (а не 4x256=1024 бит, как можно было бы предположить, используя схему формирования Е1) [15].

Данная структура фрейма предназначена для передачи каналов 64 кбит/с в формате, напо­минающем формат Е1, т.е. с использованием байтных тайм-слотов, что позволяет сформировать 132 канала (тайм-слота) нумеруемые с 0-131, а также использовать структуру 16 фреймового мультифрейма для размещения abcd-бпоков сигнализации CAS. В результате структура фрейма оказывается разной в зависимости оттого, используется сигнализация CAS или CCS.

В случае использования сигнализации CAS поле фрейма занято следующим образом.

• 120 каналов 64 кбит/с размещены группами в тайм-слотах Т5-Т32, Т34-Т65, Т71-Т98 и Т100- Т131.

• Сигналом синхронизации фрейма служит двухблочная 14-битная последовательность

11100110 100000, первый 8-битный блок которой располагается в битовых позициях 1-8 (ТО), а второй (6 бит) - в позициях с 529-534 (Т66).

• Бит 535 (Т66) используется для размещения сигнала индикации аварийного состояния AIS.

• Бит 536 (Т66) зарезервирован для использования для национальных нужд (он должен быть равен 1 при пересечении национальных границ).

• Тайм-слоты Т67-Т70 предназначены для размещения abcd-Ъпокоъ сигнализации CAS в струк­ туре мультифрейма (см. ниже).

• Биты 9-40 (Т1-Т4) и ТЗЗ оставлены для национальных нужд и также должны быть единичны­ ми (1) при использовании сигнализации CAS.

Ниже в табл. 1-4 приведено распределение abcd-бпокоъ сигнализации для 120 каналов внутри поля, занимаемого тайм-слотами Т67-Т70 16-фреймового мультифрейма.

В случае использования сигнализации CCS поле фрейма занято несколько иначе.

• 127 каналов 64 кбит/с (нумеруются с 1 по 127) размещены группами в тайм-слотах Т2-Т32, Т34-Т65, Т67-Т98 и Т100-Т131.

• Канал в тайм-слоте Т1 может быть использован для формирования 128-го канала 64 кбит/с (который нумеруется как канал 0), либо оставлен для служебных целей.

• Сигнал синхронизации фрейма сформирован точно так же, как в предыдущем случае.

• Бит 535 (Т66) используется для размещения сигнала индикации аварийного состояния AIS.

• Бит 536 (Т66) зарезервирован для использования для национальных нужд.

• Тайм-слоты Т67-Т70 могут быть использованы под сигнализацию CCS, если они не заняты под голосовые каналы или каналы данных.

• Тайм-слот ТЗЗ также оставлен для национальных нужд.

Замечания:

1 - Данное распределение предоставляет 4 канала сигнализации по 500 бит/с, обозначенные как а,

b с, d для каждого канала ТЧ.

2 - Если биты Ъ с, d не используются, они должны быть установлены так: b = 1, с = 0, d = 1. Реко-

мендуется также не использовать комбинацию "0000" для сигнализации в следующих группах каналов: 1-15, 31-45, 61-75 и 91-125.

3 - Бит л: является резервным и должен быть установлен на 1, если он не используется. Bhtj; ис-

пользуется для индикации аварийного состояния (устанавливается на 1) на удаленном конце.

1.5.4.2. Структура фреймов третьего и четвертого уровней ЕС иерархии PDH

Структура фрейма ЕЗ регламентирована стандартом ITU-T G.751 [261] и при условии положи­тельного выравнивания и бит-интерливинга абсолютно аналогична структуре фрейма Е2, осно­ванной на стандарте G.742. Она отличается только длиной строк-наборов, равных 384 бита (вме­сто 212), см. табл. 1-5.

Общая длина фрейма при этом составляет 4x384=1536 бит, а в качестве трибов использу­ются потоки 8448 кбит/с. При этом допускается выравнивание скоростей одного триба в пределах до (1/1536)х34368=22,375 кбит/с. Структура фрейма ЕЗ с байт-интерливингом стандартом G.751 [261 ] не предусмотрена.

Структура фрейма Е4 регламентирована тем же стандартом G.751, но отличается от фрей­мов Е2 и ЕЗ (см. табл. 1-6). Основные отличия: 6 (а не 4) строк-наборов по 488 бит, длина фрейма - 2928 бит (6x488=2928), сигнал синхронизации фрейма (111101000000) имеет длину 12 бит, мат­рица-клетка, управляющая положительным выравниванием, имеет размер 5x4 (строки-наборы (2, 3. 4, 5, 6) х столбцы-биты (1, 2, 3, 4) в табл. 1-6). Управление выравниванием трибных потоков осуществляется по той же схеме с мажоритарной логикой (изменяется только длина вектора-столбца - 5, а не три элемента). В качестве трибов используются потоки 34,368 Мбит/с. При этом допускается выравнивание скоростей одного триба в пределах до (1/2928)х139264=47,563 кбит/с. Как и для ЕЗ структура фрейма Е4 с байт-интерливингом не предусмотрена.

Для сравнения, параметры фреймов ЕС иерархии PDH Е1 - Е4, использующих положи­тельное выравнивание и бит-интерливинг, сведены в табл. 1-7. Следует отметить, что для фреймов Е2 и выше предусмотрен только один сигнал индикации аварийного состояния на удаленном конце (RAI), являющийся сигналом потери синхронизации, который генерируется после того, как были приняты 4 последовательных сообщения о потери синхронизации. Наоборот, синхронизация считается восстановленной, если были приняты три последовательных сообщения о ее наличии.

Примечание:

К - коэффициент мультиплексирования;

¹ - емкость канала управления в расчете на 1 ОЦК;

² - размер заголовка в % в расчете на 1 ОЦК;

³ - диапазон выравнивания скорости триба за счет стаффинга.

Кроме метода положительно-отрицательного выравнивания, использующий другую струк­туру фреймов, существует возможность использовать еще одну структуру фреймов, допускающую кросс-мультиплексирование (см. рис. 1-12). Информацию по указанным структурам можно найти в одном из следующих стандартов ITU-T G.747 и G.755.

1.5.5. Функциональные модули и топология систем PDH

Системы PDH производятся и используются достаточно давно (см. [33]), поэтому мы рассмотрим их функциональные модули очень кратко, в основном для того, чтобы показать набор параметров, используемых в спецификациях, или отметить малоизвестные особенности.

Системы PDH позволяют реализовать следующие топологии: "точка-точка", "линейная цепь" и "звезда". В системах PDH широко используются топологии "точка-точка" и "линейная цепь", позволяющие связать как терминальные, так и транзитные узлы. Эти системы в настоящее время используются для решения трех типов транспортных задач:

• транспорт сигналов в сетях PDH или в сетях доступа к сетям SDH (основная задача);

• транспорт ATM-ячеек по сети PDH (используется относительно недавно);

• транспорт виртуальных контейнеров SDH по сетям PDH для связи сетей SDH там, где сущест­ вуют транспортные сегменты PDH, а аналогичных сегментов SDH нет или их строительство считается нецелесообразным (используется относительно недавно).

Топология "точка-точка"

Эта топология используется наиболее широко ввиду своей простоты. В простейшем случае соединяются два терминальных мультиплексора ТМ (см. рис. 1-14а), расположенных макси­мально на расстоянии L, которое зависит от таких факторов, как бюджет мощности мультиплекс­ной секции и затухания ВОК и составляет от 40 до 140 км. Оно может быть увеличено максималь­но до 2500-3000 км установкой одного или нескольких регенераторов R (см. рис. 1-146). Приме­ром такого регенератора может служить устройство ОЛТ-25 («Морион»). Указанная топология может быть реализована на любых мультиплексорах PDH (см. ниже табл. 1-8).

Топология "линейная цепь"

Эта топология отличается от предыдущей наличием транзитных узлов, на которых могут быть выделены определенные типы трибов, как правило, типа Е1 (см. рис. 1-14в). Топология реа­лизуется на двух типах мультиплексоров: терминальных ТМ, расположенных в начале и конце линейной цепи и ввода-вывода ADM. Из мультиплексоров, приведенных в табл. 1-8, только муль­типлексор ТЛС-31 («Морион») относится к этой категории.

Обе указанные выше топологии могут использовать схему резервирования потоков типа "1+1", при которой резервируются каналы в среде передачи или среда передачи (волокна/жилы в кабеле), как показано на рис. 1-14г на примере топологии "точка-точка". Эта топология требует удвоения используемого оборудования.

Топология звезда

Этот тип топологии используется значчительно реже, так как требует наличия еще одного типа устройств - концентратора или хаба, выполняющего функции устройства сбора (концен­трации) и перераспределения (кросс-коммутации) потоков. Если функции концентрации раз­личных трибов (например, Е1 и Е2) еще могут быть выполнены некоторыми мультиплексорами (см. ниже табл. 1-8), например, ENE 6055 («ЭЗАН») и ОТГ-35 («Морион»), то для выполнения функции кросс-коммутации приходится использовать современные цифровые АТС, или специ-

альные кросс-коммутаторы (которых нет в линейке оборудования PDH, см. табл. 1-8), позволяю­щие осуществлять кросс-коммутацию, по крайней мере, на уровне Е1.

Проблемы транспортировки сигналов в сетях PDH специально не рассматривается, а лишь иллюстрируется схемами смешанных (PDH + SDH) сетей, приведенными в гл. 2. В них сегменты сетей PDH управляются теми же системами управления типа TMN, что и сегменты сетей SDH.

Транспорт ATM-ячеек регламентируется стандартом ITU-T G.804 [161] и рассматривается ниже в разделе 8.1.

Транспорт виртуальных контейнеров SDH по сетям PDH рассмотрен ниже в разделе 2.6.5.