- •Лабораторная работа №16
- •1. Монтаж и исследование озу на ис к155ру2.
- •2. Монтаж и исследование озу на ис кр541ру2. Введение.
- •Задание по вопросу 1.
- •1. 2. Написать таблицу соединений для схемы рис.10. Напомним рекомендации по
- •1.8. Сравнить записанную в озу и считанную из озу информацию.
- •1.9. Найти неисправность, внесенную в схему преподавателем.
- •1.16. Считать из озу записанную информацию.
- •1.17. Сравнить записанную в озу и считанную из озу информацию.
- •1.18. Найти неисправность, внесенную в схему преподавателем.
- •Перейдем к практической части.
- •1.26. Определить время считывания tсч с максимальной точностью, обеспечиваемой осциллографом.
- •1.27. Выключить блок питания. Демонтировать схему. Задание по вопросу 2.
- •Литература.
1.8. Сравнить записанную в озу и считанную из озу информацию.
1.9. Найти неисправность, внесенную в схему преподавателем.
Выше мы смонтировали и исследовали ОЗУ на ИС К155РУ2 емкостью 16-ти 8-ми-разрядных слов. Нетрудно видеть, что для построения ОЗУ емкостью 16 4n—разрядных слов требуется n штук ИС К155РУ2, одноименные адресные входы которых должны быть объединены.
Рассмотрим принцип построения оперативного ЗУ, количество слов в котором превышает число слов, хранящихся в одной ИС. Например, пусть требуется построить ОЗУ емкостью 256 4-х-разрядных слов на ИС К155РУ2. Подсчитаем количество ИС К155РУ2, которые необходимы для этого:
N = 256*4/16*4 = 16 (шт.)
Адрес обращения к оперативному ЗУ, предназначенному для хранения 256 слов, должен содержать 8 двоичных разрядов, так как 256=28. Учитывая то, что в каждой ИС К155РУ2 хранится по 16 4-х-раэрядных слов, можно представить функциональную схему ОЗУ на 256 4-х-разрядных слов в соответствии с рис.12.
Из представленной функциональной схемы следует, что старшие четыре разряда адреса (А4—А7) подаются на входы первого дешифратора, формирующего сигналы выборки (V). Кроме того, эти же разряды подаются на входы второго дешифратора, формирующего сигналы записи-считывания (W). Младшие четыре разряда адреса (А0-А3) подаются на входы всех интегральных схем памяти и используются для обращения к выбранной схеме по заданному в разрядах А0-АЗ адресу.
Использование двух дешифраторов позволяет обеспечить режим работы каждой ИС в соответствии с таблицей рие.3. Действительно, в режиме "хранение" отсутствует сигнал "выборка" и "запись", поэтому на выходах обоих дешифраторов, следовательно, на входах выборки V и записи W всех ИС К155РУ2 будет лог."1". Допустим, что следует записать информацию "1010" по адресу "11110010". Старшие четыре разряда адреса (они несут код "1111") поступят на входы двух дешифраторов. Далее на управляющий вход одного дешифратора поступит сигнал "выборка", а на управляющий вход другого дешифратора поступит сигнал "запись". В результате на выходах дешифратора с номерами 15, соединенных с входами V и W 16-ой ИС К155РУ2 будет лог. "0", что обеспечит режим записи информации в данную ИС. Информация ("1010") запишется по адресу "0010",заданному в разрядах АЗ-АО.
Остановимся еще раз на функции дешифраторов в схеме рис.12. В этой схеме дешифраторы осуществляют преобразования старших разрядов адреса обращения к ОЗУ в сигнал, разрешающий выборку ИС и задающий запись или считывание.
1.10. Ознакомиться со схемой электрической принципиальной, представленной на рис.13. Эта схема предназначена для использования ОЗУ емкостью 32 4-х—разрядных слова. Задание адреса обращения к ОЗУ осуществляется с помощью двух счетчиков на ИС К155ИЕ7. Так как 32-есть 25, то у одного счетчика задействованы 4 разряда, у другого счетчика - только один разряд. Этот разряд, являющийся старшим разрядом адреса, подключен к одновходовому дешифратору, собранному на схемах DD12 (К155ЛЛ1) и DD5 (К155ЛЛ1).
Интегральная схема К155ЛЛ1 содержит четыре логические схемы 2ИЛИ. Мы уже знаем, что схема 2ИЛИ имеет такое графическое представление:
В тех случаях, когда управляющим сигналом для последующей схемы является низкий уровень (лог. "0"), схему К155ЛЛ1 графически можно представить так:
Продолжим рассмотрение схемы рис.13. Если в старшем разряде адреса (первый разряд DD24) лог."1", то
- на выводе 3 DD12, а, следовательно, на выводе 2 (V-вход) DD27 будет лог."1", которая запретит выборку ячейки памяти DD27;
- на выводе 2 DD5 а, значит, на выводе 4 DD12 будет лог. "0", если учесть, что в режиме "выборка" на выводе 5 DD12 находится лог. "0", то на выводе 6 DD12 будет лог. "0", который, поступая на вывод 2 (V-вход) DD28, разрешит выборку ячейки памяти.
После выборки ячейки памяти осуществляется запись, или считывание информации.
1.11. Написать таблицу соединений для схемы рис.13.
1.12. Смонтировать схему по таблице соединений.
1.13. К пульту управления стенда приклеить (или приложить) бумажный шаблон, на котором под органами управления указать задаваемую функцию в соответствии с рис.13.
1.14. Тестером проверить отсутствие короткого замыкания ("КЗ") между шинами "+5В" и "земля". При отсутствии "КЗ" включить блок питания.
1.15. Записать в ОЗУ информацию в соответствии с таблицей рис.14.
Номер адреса |
Информация о разрядах |
|||
4 |
3 |
2 |
1 |
|
7 |
0 |
1 |
0 |
1 |
14 |
1 |
1 |
0 |
1 |
19 |
1 |
0 |
1 |
1 |
29 |
1 |
0 |
1 |
0 |
Рис.14.
Процесс записи рекомендуется выполнять в соответствии с п.п.1.6.1.-1.6.4. После выполнения п.1.6.4. перейти к п.1.16.
