2 Конкретизация технического задания

Тема про екта: Двоично-десятичный счетчик с преобразователем кодов на выходе.

Исходные данные для проекта:

1. Тип счетчика — реверсивный.

2. Внутренний код счетчика — 5-2-2-1.

3. Выходной код — 7-3-2-1.

4. Тип триггеров — JK.

5. Элементная база — ТТЛШ (ALS).

Счетчик строится на JK-триггерах. Коэффициент счета = 10, следовательно счетчик будет строится на четырех JK-триггерах.

Условно-графическое обозначение двоично-десятичного счетчика с преобразователем кодов на выходе показаны на рисунок 2.1 Его режимы работы показаны в таблице 2.1

Рисунок 2.1 – Условно графическое обозначение четырехразрядного двоично-десятичного реверсивного счетчика с преобразователем кодов на выходе.

W – вход разрешения счета на увеличение «1» и на уменьшение «0».

R_a – вход асинхронного сброса в «0».

С – счетный вход.

Р – выход переноса.

J₃, J₂, J₁, J₀, K₃, K₂, K₁, K₀ – входы счетчика.

Y₃, Y₂, Y₁, Y₀ – выходы преобразователя кодов на выходе счетчика

Таблица 3.1 - Состояния счетчика

Входы			Режимы работы
C		W
x	0	x	Сброс в «0»
	1	1	Прямой счет
	1	0	Обратный счет

2Выбор и описание работы элементной базы

2.1Элементы ттлш

Элементы ТТЛ с диодами и транзисторами Шоттки широко используются в качестве элементной базы быстродействующих цифровых микросхем. Вместо обычных транзисторов в этих элементах используется транзистор Шоттки, параллельно его коллекторному переходу включен диод Шоттки (рис. 3.1,а). Для контакта Шоттки обычно используются металлы Al или Pt Si, которые обеспечивают напряжение отпирания диода U^*_ш≈0,4 … 0,5 В < U^*.

Рисунок 3.2 - Схема ЛЭ ТТЛШ выполняющего функцию 2И-НЕ на входах

Рисунок 3.3 - Схема ЛЭ ТТЛШ выполняющего функцию 3И-НЕ на входах

Рисунок 3.4 - Схема ЛЭ ТТЛШ выполняющего функцию инвертора на входах

На рисунке 3.2 представлена схема логического элемента серии К555 выполняющего функцию 2И-НЕ. Базовый логический элемент серии К555 состоит из трех основных каскадов: входного, реализующего функцию И, на входах VD2, VD3 и резисторе R1; фазоразделительного на транзисторе VT1, резисторе коллекторной нагрузки R3 и резисторно-транзисторной (R3, R4, VT3), эмиттерной нагрузки; выходного двухканального усилителя с верхним плечом, состоящим из транзисторов VT2, VT4, включенных по схеме Дарлингтона с резистором R5 нагрузки VT2 и ограниченного резистора R6, и нижним плечом на транзисторе VT5.

Входной каскад реализует функцию И при напряжении высокого уровня на входах в положительной логике. При этом выходное напряжение равно входному напряжению минус прямое падение напряжения на входном диоде Шоттки: U_вых= U¹_вх – U_D. Напряжение U_вых превышает в этом случае суммарное падение напряжения на переходах база – эмиттер транзисторов VT1 и VT5 последующих каскадов и создает ток в базу транзистора VT1 второго каскада из цепи питания через резистор R1. Входной ток элемента соответствует обратному току входных диодов, является втекающим и незначительным. При напряжении низкого уровня на одном из входов(или всех входах) каскада реализуется функция ИЛИ в отрицательной логике. При этом напряжение на выходе каскада U_вых=U⁰_вх + U_D. Значения его для этого случая ниже2Uбэ последовательно включенных транзисторовVT1, VT5; ток через резисторR1 из цепи питания вытекает на вход элемента. Значение тока определяется разностью напряжения питания и входного напряжения с учетом прямого падения напряжения на входном диоде и номиналом резистора R1:

I⁰_вх=[E_c – (U⁰_вх + U_D)]/ R1

В фазоразделительном каскаде при(при напряжении высокого уровня на входе) протекает ток через его нагрузку. На эмиттерной нагрузке каскада поддерживается напряжение выше напряжения Uбэ транзистора VT5, и при этом обеспечивается базовый ток транзистора. На коллекторной нагрузке за счет протекающего через транзисторVT1 тока создается падение напряжения на резисторе R2 и напряжение на диодеVD5 ниже 2U_бэ транзисторов верхнего плеча выходного каскада VT2 и VT4. Ток в цепи диода VD5 – втекающий для фазоразделительного каскада. При напряжении низкого уровня на входе транзистор VT1 устанавливается в0 по базе и на эмиттерной нагрузке напряжение близко к0, напряжениеUк транзистораVT1 превышает примерно 2U_бэ транзисторов VT2 и VT4 и обеспечиваются базовые токи этих транзисторов.

Для выходного каскада нижнее плечо (транзистор VT5) находится в открытом состоянии за счет тока, протекающего в базу. Верхнее плечо каскада в этом случае закрыто. Выходное напряжение каскада соответствует напряжению на коллекторе открытого транзистора с диодом Шотки U⁰_вых≈U_бэ - U_D. Ток нагрузки каскада для этого режима– втекающий. В режиме низкого уровня на входе нижнее плечо закрыто, верхнее открыто. Каскад создает на выходе ток, вытекающий в нагрузку, ограничиваемый резистором R6. Выходное напряжение соответствует высокому уровню U¹_вых≈ Е_с – (2U_бэ) - IR₂.

Резистор R5 верхнего плеча выходного каскада создает необходимое напряжение на базе транзистораVT4 для его открывания. Для уменьшения потребляемой мощности при напряжении высокого уровня на выходе схемы резисторR5 подключен не к общей шине, а к выходу элемента. Диод VD5, включенный последовательно сR5 и параллельно резистору коллекторной нагрузки фазоразделительного каскадаR2, позволяет уменьшить задержку включения схемы за счет использования части энергии, запасенной в емкости нагрузки, для увеличения тока коллектора транзистора VT1 в переходном режиме. Верхнее плечо выходного каскада выполнено на транзисторах VT2 и

VT4 по схеме Дарлингтона, что обеспечивает высокий коэффициент усиления каскада в состоянии высокого уровня, повышает нагрузочную способность схемы и улучшает динамические свойства. Ток заряда емкости нагрузки в динамическом режиме пропорционален току короткого замыкания. Транзистор VT4 реализуется без диодов Шотки, то есть работает в активном режиме. К внешним входам ИС подключены антизвонные диоды, ограничивающие напряжение отрицательных помех.

Логическая функция И реализуется на диодах VD1-VD3 и резисторе R1, далее следует фазоинверсный каскад на VT1 с источником тока на транзисторе VT2 и выходной двухтактный каскад на VT3- VT5. Транзисторы всех каскадов содержат переходы Шоттки.

При подаче на катод одного из диодов VD1-VD3 потенциала низкого логического уровня U⁰_вх транзистор VT1 запирается, так как напряжение

U_бэVT1 = U⁰_вх + U_VD1,2,3 – U_бэVT5

(U_VD1,2,3 – падение напряжения на одном из диодов VD1-VD3) оказывается недостаточным для его отпирания. Тока базы при этом нет, а входной ток I⁰_вх определяется сопротивлением резистора R1. На коллекторе VT1 устанавливается потенциал, отпирающий транзисторы VT3, VT4, и на выходе логического элемента устанавливается напряжение U¹_вых:

U¹_вых = U_п – U_бэVT3 – U_бэVT4 – I_бVT3R2

В случае, если на все входы схемы поступает уровень U¹_вх, то через диоды VD1-VD3 начинает течь обратный ток, не превышающий 20мкА и являющийся входным током логической «1» I¹_вх. Появившийся на базе VT1 потенциал оказывается достаточным для отпирания транзистора, VT1 отпирается и далее формируется уровень логического «0» U⁰_вх на выходе схемы.

Особенностью принципа действия каскадов на транзисторах VT2-VT5 является то, что резистор R6 в данной структуре подключен уже не к общему проводу, а к коллектору транзистора VT5. Это позволяет сократить потребление тока при логической «1» на выходе. Кроме того, коллектор VT1 через диод VD7 и резистор R6 соединен с выходом логического элемента. Такая связь позволяет при переключении повысить коллекторный ток VT1 за счет разряда выходных емкостей, а следовательно, и повысить быстродействие.

Рисунок 3.5 - Схема ЛЭ ТТЛШ выполняющего функцию 2И-НЕ на выходах

Рисунок 3.6 - Схема ЛЭ ТТЛШ выполняющего функцию 3И-НЕ на выходах

Рисунок 3.7 - Схема ЛЭ ТТЛШ выполняющего функцию 4И-НЕ на выходах

Количество входов логического элемента "И" зависит от количества диодов. Если использовать два диода, то получится логический элемент "2И", если три диода — то логический элемент "3И", если четыре диода, то логический элемент "4И", и так далее. В микросхемах средней интеграции выпускается максимальный логический элемент "8И". На рисунках 3.3, 3.4, 3.5 привели схемы 3И-НЕ и инвертора используются на входах и на рисунках 3.6, 3.7, 3.8 привели схемы 2И-НЕ, 3И-НЕ, 4И-НЕ используются на выходах. Разницей между схемами на входах и на выходах является только присутствие и отсутствие диодов которые предназначены для защиты схемы от отрицательной полярности (на рисунке 3.2 это диоды VD1 и VD3, на рисунке 3.3 это диоды VD1, VD2, VD3, на рисунке 3.4 это диод VD1).