
- •Функциональные узлы логических и цифровых устройств
- •5.1 Основные логические функции
- •Логическое умножение (конъюнкция), операция "и"
- •Логическое сложение (дизъюнкция), операция "или"
- •Логическое отрицание (инверсия), (операция "не")
- •Основные положения и теоремы алгебры логики
- •Виды логики
- •5.2 Схемная реализация логических элементов
- •5.2.1 Диодно-резисторные схемы
- •5.2.2 Диод-транзисторные схемы
- •5.2.3 Транзисторно-транзисторные схемы
- •5.2.4 Логические элементы на полевых мдп транзисторах
- •5.2.5 Основные параметры логических элементов
- •Контрольные вопросы к разделу 5.1 - 5.2
- •5.3 Триггеры в интегральном исполнении
- •5.3.1 Асинхронный r-s триггер на логических элементах
- •5.3.2 Синхронный r-s триггер
- •Контрольные вопросы к разделу 5.3
- •5.4 Счетчики
- •5.4.1 Двоичный счетчик с последовательным переносом
- •5.4.2 Счетчик с последовательным переносом на вычитание
- •5.4.3 Двоичный счетчик с параллельным переносом
- •5.4.4 Реверсивный счетчик с параллельным переносом
- •5.4.5 Счетчики с произвольным коэффициентом пересчета
- •5.4.6 Двоично-десятичные счетчики
- •Контрольные вопросы к разделу 5.4
- •5.5 Регистры
- •5.5.1 Регистр параллельного типа
- •5.5.2 Последовательный регистр
- •5.5.3 Реверсивный сдвигающий регистр
- •5.6 Дешифратор и шифратор
- •5.6.1 Дешифратор
- •5.6.2 Шифратор
- •5.6.3 Преобразователи кодов
- •5.7 Распределитель (демультиплексор) и мультиплексор
- •5.7.1 Демультиплексор
- •5.7.2 Мультиплексор
- •5.8.2 Операция вычитания
- •5.8.3 Операция умножения цифровых сигналов
- •Контрольные вопросы к разделу 5.8
- •5.9 Устройства для хранения информации (Запоминающие устройства)
- •5.9.2 Оперативные запоминающие устройства (озу)
- •Контрольные вопросы к разделу 5.9
- •5.10 Микропроцессор
- •5.10.1 Общие сведения
- •5.10.2 Микропроцессор к580вм80а
- •Обозначение и функциональное назначение выводов мс.
- •Система команд микропроцессора
- •Команды пересылок
- •Арифметические и логические команды
- •Команды управления
- •5.11 Микропроцессорный комплект (мк)
- •5.11.1 Общие сведения
- •5.11.2 Программируемый параллельный интерфейс кр580вв55а
- •5.11.3. Универсальный программируемый таймер кр580ви53 (ppi)
- •5.11.4 Программирование мк
- •Контрольные вопросы к разделам 5.10 - 5.11
- •Преобразователи сигналов
- •6.1. Ограничители сигнала
- •6.2 Устройства сравнения (нуль-органы)
- •6.3 Выполнение простейших математических операций с сигналами в аналоговой форме Сложение и вычитание
- •Контрольные вопросы к разделам 6.1 - 6.3
- •6.4 Амплитудная модуляция
- •6.5 Амплитудное детектирование
- •6.6 Фазовая и частотная модуляция
- •6.7. Фазовое детектирование
- •6.8 Частотное детектирование
- •Контрольные вопросы к разделам 6.4 - 6.8
- •6.9 Цифро-аналоговые и аналого-цифровые преобразователи
- •6.10 Широтно-импульсный и частотно-импульсный модулятор
5.2.5 Основные параметры логических элементов
1. Коэффициент объединения по входу (Коб) – это число входов МС, с помощью которых реализуется логическая функция.
2. Коэффициент разветвления по выходу (Краз) показывает, какое число входов МС этой же серии может быть подключено к выходу данного логического элемента. Краз характеризует нагрузочную способность элемента.
3. Время задержки распространения сигнала. Различают время задержки при включении (tздр1,0) и при выключении (tздр0,1) логического элемента, а также среднее время задержки
tздр ср = (tздр0,1 + tздр1,0)/2.
За tздр1,0 принимают интервал времени между входным и выходным импульсами при переходе выходного напряжения от уровня "1" к уровню "0", измеренный на уровне 0.5 (рисунок 5.13).
За tздр0,1 принимают интервал времени между входным и выходным импульсами при переходе выходного напряжения от уровня "0" к уровню "1", измеренный на уровне 0,5 (рисунок 5.13а).
4. Напряжение высокого U1 и низкого U0 уровней (входные Uвх1 и выходные Uвых0) и их допустимая нестабильность. Под U1 и U0 понимают номинальное значение напряжения МС в статическом режиме (рису- нок 5.13б). Пороговые напряжения высокого Uпор1 и низкого Uпор0 уровней (входные Uвх пор1, Uвх.пор0 и выходные Uвых пор0, U0вых пор). Под пороговым напряжением понимают наименьшее (Uпор1) или наибольшее (Uпор0) значения соответствующих уровней, при котором начинается переход логического элемента в другое состояние.
а б
а – определение времени задержки переключения; б – определение
напряжений логического нуля и единицы
Рисунок 5.13 – Диаграммы к определению параметров ЛЭ
5. Помехоустойчивость. Статическая помехоустойчивость оценивается как минимальная разность между значениями выходного и входного сигналов данного уровня.
Uпом1 = Uвых. min1 - Uвх. пор1 ;
Uпом0 = Uвх. пор0 – Uвых. max0.
6. Входные токи. Эти параметры определяют нагрузку, которую создает базовый элемент. Различают входные токи Iвх0 и Iвх1 при подаче "0" и "1".
7. Потребляемая мощность – это средняя мощность, потребляемая схемой за достаточно большой промежуток времени:
Рпот ср = 0.5(Рпот1 + Рпот0).
8. Напряжение питания и допустимое отклонение от него.
В качестве примера рассмотрим параметры МС К155ЛАЗ (четыре двухвходовых элемента "2И-НЕ" в одном корпусе).
Uвых1 – не менее 2.4В; Uвых0 – не более 0.4В; помехоустойчивость – Uпом = 0.4В; tздр1,0 – не более 15нс; tздр0,1 – не более 22нс; Коб = 2; Краз = 10; Iвх1 – не более 40мКА; Iвх0 - не более 1.6 мА; Рпот – не более 78мВт; Uп = 5В 5%.
Контрольные вопросы к разделу 5.1 - 5.2
Основные логические функции. Логические элементы .
Теоремы алгебры логики.
Диодные, диод-транзисторные, транзисторно-транзисторные схемы реализации логических элементов.
Логические элементы на МД П транзисторах.
Основные параметры логических элементов.
5.3 Триггеры в интегральном исполнении
Используя логические элементы, можно реализовать основные импульсные и цифровые устройства. Одним из наиболее распространенных импульсных устройств, которое служит базовыми элементом для схем цифровой техники, является триггер. Триггер – это устройство, обладающее двумя состояниями устойчивого равновесия и способное переходить из одного состояния в другое под воздействием внешних сигналов. Триггер является устройством последовательного типа, т. е. устройством, у которого входные сигналы зависят не только от входных, действующих в данном такте, но и от предыдущего состояния схемы. Основу триггера составляет двухкаскадный усилитель, охваченный двумя ветвями положительной обратной связи. Как правило, сигнал с выхода второго каскада подается на вход первого и с выхода первого каскада на вход второго.
В настоящее время существует много разновидностей триггерных схем, которые отличаются логикой работы цепей запуска. Наибольшее распространение при реализации логических функций нашли R-S; T; D;J-K триггеры.
По способу управления различают синхронные и асинхронные триггеры. Асинхронный триггер изменяет свое состояние сразу же после поступления входных сигналов. Синхронные триггеры имеют дополнительный тактовый вход, и изменение их состояния происходит лишь с приходом тактового импульса. Кроме того, различают триггеры со статическими и динамическими входами. Входы управляемые потенциалами (уровнями напряжения), называются статическими, а управляемые перепадами потенциалов (фронтами импульсов напряжения) – динамическими.