
- •Функциональные узлы логических и цифровых устройств
- •5.1 Основные логические функции
- •Логическое умножение (конъюнкция), операция "и"
- •Логическое сложение (дизъюнкция), операция "или"
- •Логическое отрицание (инверсия), (операция "не")
- •Основные положения и теоремы алгебры логики
- •Виды логики
- •5.2 Схемная реализация логических элементов
- •5.2.1 Диодно-резисторные схемы
- •5.2.2 Диод-транзисторные схемы
- •5.2.3 Транзисторно-транзисторные схемы
- •5.2.4 Логические элементы на полевых мдп транзисторах
- •5.2.5 Основные параметры логических элементов
- •Контрольные вопросы к разделу 5.1 - 5.2
- •5.3 Триггеры в интегральном исполнении
- •5.3.1 Асинхронный r-s триггер на логических элементах
- •5.3.2 Синхронный r-s триггер
- •Контрольные вопросы к разделу 5.3
- •5.4 Счетчики
- •5.4.1 Двоичный счетчик с последовательным переносом
- •5.4.2 Счетчик с последовательным переносом на вычитание
- •5.4.3 Двоичный счетчик с параллельным переносом
- •5.4.4 Реверсивный счетчик с параллельным переносом
- •5.4.5 Счетчики с произвольным коэффициентом пересчета
- •5.4.6 Двоично-десятичные счетчики
- •Контрольные вопросы к разделу 5.4
- •5.5 Регистры
- •5.5.1 Регистр параллельного типа
- •5.5.2 Последовательный регистр
- •5.5.3 Реверсивный сдвигающий регистр
- •5.6 Дешифратор и шифратор
- •5.6.1 Дешифратор
- •5.6.2 Шифратор
- •5.6.3 Преобразователи кодов
- •5.7 Распределитель (демультиплексор) и мультиплексор
- •5.7.1 Демультиплексор
- •5.7.2 Мультиплексор
- •5.8.2 Операция вычитания
- •5.8.3 Операция умножения цифровых сигналов
- •Контрольные вопросы к разделу 5.8
- •5.9 Устройства для хранения информации (Запоминающие устройства)
- •5.9.2 Оперативные запоминающие устройства (озу)
- •Контрольные вопросы к разделу 5.9
- •5.10 Микропроцессор
- •5.10.1 Общие сведения
- •5.10.2 Микропроцессор к580вм80а
- •Обозначение и функциональное назначение выводов мс.
- •Система команд микропроцессора
- •Команды пересылок
- •Арифметические и логические команды
- •Команды управления
- •5.11 Микропроцессорный комплект (мк)
- •5.11.1 Общие сведения
- •5.11.2 Программируемый параллельный интерфейс кр580вв55а
- •5.11.3. Универсальный программируемый таймер кр580ви53 (ppi)
- •5.11.4 Программирование мк
- •Контрольные вопросы к разделам 5.10 - 5.11
- •Преобразователи сигналов
- •6.1. Ограничители сигнала
- •6.2 Устройства сравнения (нуль-органы)
- •6.3 Выполнение простейших математических операций с сигналами в аналоговой форме Сложение и вычитание
- •Контрольные вопросы к разделам 6.1 - 6.3
- •6.4 Амплитудная модуляция
- •6.5 Амплитудное детектирование
- •6.6 Фазовая и частотная модуляция
- •6.7. Фазовое детектирование
- •6.8 Частотное детектирование
- •Контрольные вопросы к разделам 6.4 - 6.8
- •6.9 Цифро-аналоговые и аналого-цифровые преобразователи
- •6.10 Широтно-импульсный и частотно-импульсный модулятор
6.7. Фазовое детектирование
Фазовым детектором называется устройство, напряжение на выходе которого зависит от разности фаз двух сравниваемых напряжений одной частоты.
Схема однополупериодного фазового детектора приведена на рисунке 6.16а.
а б в
г д е
а – схема; б – схема замещения; в – = 0; г – = 1800; д – = 900; е – передаточная характеристика детектора
Рисунок 6.16 – Однополупериодный фазовый детектор
Для работы фазового детектора необходимо дополнительное (опорное) напряжение, относительно фазы которого будет определяться отклонением фазы сигнала. Работа детектора. При входном напряжении (Uс = 0) и положительной волне синусоиды (U0) диоды VD1 и VD2 открыты; токи через R1 и R2 протекают в противоположном направлении и выходное напряжение, равное их сумме, равно нулю (рисунок 6.16б). При входном напряжении, совпадающем по фазе с опорным (рисунок 6.16в), в верхнем плече (через VD1 будет протекать ток, обусловленный суммой двух напряжений (Uо + Uс), а в нижнем – их разницей (Uо – Uс), и выходное напряжение будет равно:
. (6.24)
При R1 = R2; Uвых = 2Uс . (6.25)
При отрицательной полуволне опорного напряжения VD1 и VD2 закрыты и выходное напряжение равно нулю. Если входное напряжение и опорное находятся в противофазе (рисунок 6.16г) (полярность напряжений на рисунке 6.16б. указана в скобках), то рассуждая аналогично, для выходного напряжения можно получить соотношение
. (6.26)
Если фазовый сдвиг равен 900 (рисунок 6.16д), то среднее значение выходного напряжения равно нулю, так как в диапазоне углов от 00 до 900 опорного напряжения оно находится в противофазе с входным и выходное напряжение отрицательно, а в диапазоне углов от 900 до 1800 – в фазе и входное напряжение положительно. В общем виде выражение для выходного напряжения при равенстве амплитуд опорного и сигнального имеет вид
.
(6.27)
Если Uо > Umc, то (6.17) приобретает вид
Uвых 2Uс cos . (6.28)
Передаточная характеристика детектора приведена на рисунке 6.16е.
На рисунке 6.17 приведена схема двухполупериодного (кольцевого) фазового детектора.
Кольцевой фазовый детектор применяется в том случае, когда необходимо уменьшить пульсации выходного напряжения. Работа детектора состоит в следующем. При входном напряжении, равном нулю, и положительной полуволне опорного напряжения открыты диоды VD1 и VD3 (рисунок 6.17а – полярность напряжений без скобок и рисунок 6.17в), а VD2 и VD4 закрыты. Результирующий ток через Rн будет равен (рису- нок 6.17б). При отрицательной полуволне U0 диоды VD1 и VD3 закрыты, а VD2 и VD4 – открыты, результирующий ток через Rн также равен нулю.
Когда Uс 0 и находится в фазе с опорным, для контура абвг по закону Кирхгофа можно записать:
U0 + Uс = iнRн + R(i0 + iн), (6.29)
а для контура абвгдеа:
2U0 = i02R + iнR . (6.30)
а б
в г
а – принципиальная схема; б – эквивалентная схема для одного полупериода; в – схема для положительной полуволны Uo; г – схема для отрицательной полуволны Uo
Рисунок 6.17 – Кольцевой фазовый детектор
Из (6.19) и (6.20) при условии U0 > Uс для тока нагрузки получим соотношение
Iн = 2Uс/(2Rн + R) . (6.31)
Остальные варианты фазовых соотношений для обоих полупериодов U0 анализируются аналогично предыдущему.
В качестве коммутирующих элементов в детекторах взамен диодов могут быть использованы полевые и биполярные транзисторы.
В качестве фазового детектора может быть использован дифференциальный усилительный каскад (рисунок 3.30) при малых входных напряжениях.
Uс < Uт , (6.32)
где Uт = 25 . 10-3В – тепловой потенциал транзистора.
При этом изменение коллекторного тока одного из транзисторов описывается соотношением
iк = (I0/4)(Uс/Uт) , (6.33)
где I0 – величина тока источника тока в эмиттерной цепи транзисторов.
Если Uс =Umc cos(t + ), а I0 = I0 = +Imо cos t, т.е. входной сигнал подан на один из входов усилителя (второй вход заземлен), а опорное напряжение подано на базу транзистора генератора тока, но
iк=1/4Uт(I0+Imocost) . Umccos(t+)=
=1/4Uт(I0+Imocost)Unc(costcos-sintsin), (6.34)
откуда приращение постоянной составляющей коллекторного тока равно:
iк = 1/8UтImoUmccos . (6.35)
Выходное напряжение для дифференциального каскада пропорционально разности приращений токов коллектора, т.е.
Uвых iк1 - iк2 = 1/4UтImoUmccos . (6.36)
Для устранения высокочастотных составляющих на выходе необходимо поставить фильтр нижних частот.