5.9.2 Оперативные запоминающие устройства (озу)
По принципу действия ОЗУ (ЗУ с произвольной выборкой) подразделяют на статические и динамические. В статических ОЗУ запоминающий элемент представляет собой простейший R-S триггер. Схемы запоминающих элементов матрицы ОЗУ могут быть выполнены на биполярных, МОП и КМДП структурах. В динамических ОЗУ в качестве запоминающего элемента используют конденсатор. Заряд, сохраняющийся в емкости, соответствует "1", а его отсутствие – "0". Однако в любом конденсаторе имеется разряжающее его сопротивление утечки, входные и выходные сопротивления функциональных узлов, подключенных к конденсатору, т.е. заряд с течением времени убывает. Поэтому информация, записанная в таких элементах, требует периодического восстановления (регенерации). Информация, записанная в емкостях матрицы ОЗУ, считывается через определенные интервалы времени, зависящие от скорости саморазряда и записывается вновь. На рисунке 5.50а приведен элемент динамической памяти с одним МОП-транзистором, который используется в качестве ключа. Конденсатор небольшой емкости может быть образован в виде обратно-смещенного P–N перехода. Время саморазряда такой структуры зависит от температуры и при T=700С равна 2 МС.
Элементы динамической памяти образуют матрицу. Все затворы транзисторов одной строки присоединены к линии "Выбор строки". При записи в вертикальную линию "запись-считывание" подается напряжение высокого или низкого уровня, а в линию "Выбор строки" разрешающее напряжение. Напряжение высокого или низкого уровня подается на все транзисторы данного столбца, но запись произойдет только в конденсатор, подключенный к транзистору, на затвор которого подано открывающее напряжение. Для считывания информации вертикальные шины подключаются к выходу, а на горизонтальные подается открывающее напряжение.
а б
а – с одним МОП-транзистором; б – с тремя МОП-транзисторами
Рисунок 5.50 – Запоминающие элементы динамической памяти
На рисунке 5.50б приведена схема на трех МОП-транзисторах. В качестве запоминающего конденсатора используется входная емкость транзистора VT2 (показана пунктиром). Кроме того, в этой схеме шины записи и считывания разнесены. При подаче открывающего напряжения на шину "Выбор записи" и сигналов "0" или "1" на столбец "запись" соответствующий сигнал записывается на Свх. Для считывания на шину "Выбор считывания" подается открывающее напряжение, а записанный в Свх сигнал снимается с вертикальной шины "считывание".
Динамические элементы памяти не являются триггерами. Их схемы проще, содержат меньше транзисторов по сравнению со статическими ЗЭ. Это позволяет получить в одном кристалле большие объемы памяти. Однако динамические ОЗУ требуют для работы схемы регенерации.
Применение динамических элементов целесообразно в ЗУ с большим объемом памяти, когда относительная стоимость схемы регенерации невелика. В ОЗУ с малыми объемами памяти целесообразно применение статических ЗЭ.
Схемы элементов статических ОЗУ приведены на рисунке 5.51. На рисунке 5.51а приведена схема с использованием многоэмиттерного транзистора. При записи и считывании элемент активизируется подачей тактового импульса высокого уровня на шины адреса Х и Y. Эти напряжения активизируют только элемент, на который поданы оба сигнала (на пересечении шин X и Y). Для записи "1" напряжение высокого уровня подается на верхний эмиттер VT2 и запирает его. При этом VT1 открывается. Запись "1" производится только в тот триггер, у которого на шинах "Х-адрес" и Y-адрес высокие уровни; остальные триггеры матрицы не переключаются.
а б
а – ЗЭ на многоэмиттерных транзисторах; б – ЗЭ на МОП-транзисторах
Рисунок 5.51 – Статические запоминающие элементы
Для записи "0" напряжение высокого уровня подается на верхний эмиттер всех транзисторов VT1. "0" записывается только в активизированный триггер. При считывании часть эмиттерного тока открытого транзистора появляется на левом или правом проводе "считывание-запись", что соответствует считыванию "1" или "0".
На рисунке 5.51б приведена схема ЗЭ на МОП-транзисторах. Транзисторы VT1, VT2 образуют триггер; VT3, VT4 выполняют роль стоковых резисторов; VT5, VT6 – роль ключей при записи и считывании. При положительном напряжении на затворах VT5, VT6 схема активизируется для записи или считывания. Для записи "1" через VT5 напряжение высокого уровня подается на затвор VT2, он открывается, а VT1 закрывается – в триггер записана "1". При считывании на левой шине "считывание-запись" появляется "1", а на правой – "0".
Для записи "0" напряжение высокого уровня подают на правую линию "считывание-запись". Это приводит к отпиранию транзистора VT1 и запиранию VT2. При считывании "0" на левой линии "считывание-запись" получим напряжение низкого уровня, а на правой – высокого уровня.