5.5.3 Реверсивный сдвигающий регистр
При обработке цифровой информации очень часто выполняется операция сдвига на один или несколько разрядов влево или вправо. Для построения такого регистра необходимо между триггерами включить устройство управления направлением сдвига. Оно должно при сдвиге вправо подключать выходы предыдущего триггера на входы последующего, а при сдвиге влево выходы последующего ко входам предыдущего. Схема такого регистра (фрагмент) приведена на рисунке 5.36.
При подаче "1" на вход "Сдвиг вправо" выходы D1 через D2, D3, подключены к D4, а выходы D4 через D5, D6 – к D7. Если "1" на входе "Сдвиг влево", то выходы D7 подключены через D2, D3 к D4. На выходы D7 через D5 и D6 подключаются сигналы с последующего триггера (Qn-1, n-1). Для записи параллельного хода используются асинхронные входы S или R (на схеме не показано). Съем информации может осуществляться как в последовательном, так и в параллельном кодах, а также в прямом и обратном.
Рисунок5.36 – Реверсивный сдвигающий регистр
5.6 Дешифратор и шифратор
Задача преобразования кода чисел возникает при вводе-выводе информации из цифровых вычислительных машин, так как машины, как правило, работают в двоичном коде, а восприятие информации человеком наиболее привычно в позиционном десятичном коде. Кроме того, преобразование кодов чисел осуществляется в процессе работы машины, а также в измерительных системах, работающих с цифровым информационным сигналом.
5.6.1 Дешифратор
Дешифратор предназначен для преобразования чисел представленных двоичным кодом, в позиционный десятичный код. Схема дешифратора приведена на рисунке 5.37
Дешифратор в зависимости от кодовой комбинации на входе выдает сигнал на выход, соответствующий десятичному числу, на остальных выходах в это время должны быть логические нули. Так как возможное количество чисел, закодированных n-разрядным двоичным кодом, равно количеству наборов из n аргументов (Р = 2n), то наибольшее число выходов дешифратора равно 2n. Выявление заданной кодовой комбинации осуществляется схемой "И". Число входов схемы "И" равно разрядности преобразуемого кода, а число схем "И" равно числу выходов. Так как в код входного числа могут входить как "1", так и "0", а схема "И" реагирует только на "1", то входные сигналы должны быть дополнены инверсными значениями, т.е. подаваться в парафазном коде.
а
-
0
1
2
3
4
5
6
7
Q1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
Q2
0
0
1
1
0
0
1
1
1
1
0
0
1
1
0
0
Q3
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
б в
а – принципиальная схема; б – таблица соответствия двоичного кода десятичному; в – условное обозначение
Рисунок 5.37 – Дешифратор трехразрядного двоичного кода