Міністерство освіти і науки України

Національний Технічний Університет України “Київський політехнічний інститут”

Кафедра конструювання електронно-обчислювальної апаратури

Цифрова схемотехніка Методичні вказівки до виконання лабораторних робіт

Київ, 2014

ЗМІСТ

ВСТУП ………………………………………………………………………………………....……. 4

Рекомендації до підготовки і захисту лабораторних робіт ………..………………………….. 5

ЛР 1. Дешифратори, шифратори, мультиплексори, демультиплексори …...…………….……... 6

ЛР 2. Комбінаційні пристрої для арифметичних та логічних операцій.

Арифметико-логічний пристрій процесору MIPS …………………………………………. 10

ЛР 3. Елементи пам’яті. Тригери. Регістри. Регістровий файл процесору MIPS ….................... 13

ЛР 4. Комбінаційні пристрої керування процесором MIPS ………..……………………………. хх

ЛР 5. Складання процесору MIPS ……………………………………………….………………... хх

ЛР 6. Написання програм для процесору MIPS …………………………………………………... хх

Посилання на літературу ……………………………………………………………………………..

Перелік умовних скорочень

САПР – Система Автоматизованого Проектування;

КС – Комбінаційна схема;

ІМС – інтегральна мікросхема;

ПЛІС – Програмована Логічна Інтегральна Схема;

FPGA – Field-Programmable Gate Array;

ВСТУП

Метою даного курсу лабораторних робіт є отримання студентами навичок з розробки та застосування на практиці основних компонентів цифрових схем, вивчених в теоретичному курсі на лекціях з цифрової схемотехніки, а саме: шифраторів, дешифраторів, мультиплексорів, демультиплексорів, пристроїв для додавання, віднімання, множення, ділення, зсуву та порівняння двійкових чисел, тригерів, регістрів, а також інших комбінаційних схем та елементів пам’яті. Для досягнення поставленого завдання, студент розробляє в кожній лабораторній роботі один з компонентів мікропроцесора з архітектурою MIPS і, з’єднавши розроблені компоненти до купи, отримує процесор, основними характеристиками якого є виконання інструкцій за один такт, реалізація більшої частини команд, включаючи арифметичні операції (окрім множення і ділення, які можуть бути реалізовані програмно), логічні операції, команди для роботи з пам’яттю даних, умовними та безумовними переходами, а також інструкції для виклику підпрограм. Для розробленого процесора можуть бути створені програми в існуючому компіляторі GNU GCC для процесора MIPS, а сам процесор може бути синтезований для FPGA Cyclone II, що входить до складу оціночного модуля DE2. Перевірка компонентів процесора здійснюється на оціночних модулях UP2. Розробка та моделювання всіх компонентів виконується в САПР Quartus II.

Рекомендації до підготовки і захисту лабораторних робіт

Перед виконанням лабораторної роботи необхідно уважно прочитати теоретичні відомості, завдання та контрольні запитання і у разі виникнення питань, задати їх викладачу на лекціях, або під час лабораторної роботи. Для захисту лабораторної роботи необхідно виконати поставлене завдання, яке зазвичай полягає у створенні, моделюванні і синтезі цифрової схеми в САПР Quartus II, та у перевірці роботи схеми на FPGA плат UP-2, або DE-2 (можна використовувати інші FPGA та плати, у тому числі власного виробництва, за узгодженням з викладачем). Після виконання перелічених дій, необхідно продемонструвати викладачу процес моделювання цифрової схеми в Quartus II та роботу цієї схеми на платі UP-2 (або DE-2), а також відповісти на контрольні питання. Протокол роботи готувати не потрібно. Якщо стоїть задача намалювати якусь схему, можна зробити це будь-яким зручним для вас способом.

Для виконання лабораторної роботи необхідно обрати номер варіанту. Для визначення номеру варіанту необхідно розрахувати остачу від ділення свого номеру в журналі старости на кількість варіантів K. Тобто ваш номер варіанта буде N = M % К, де М – номер в журналі старости, а К – кількість варіантів завдань до лабораторної роботи. Повинно вийти число від 0 до K-1.

Лабораторна робота 1.