3 Построение схем кодера и декодера циклического кода

 Цикличность перестановок при формировании разрешенных кодовых комбинаций ЦК лежит в основе техники построения кодирующих устройств (КУ) и декодирующих устройств (ДУ) циклических кодов. Эта техника применяет сдвигающие регистры (СР) в виде триггерных цепочек с теми или иными обратными связями. Такие СР называют также многотактными линейными переключателями - схемами (ЛПС) и линейными кодовыми фильтрами Хаффмана, который первым начал изучение ЛПС с точки зрения линейных фильтров. Принцип кодирования и декодирования циклических кодов на сдвигающих регистрах (СР) изложен на стр. 306 -309 [6]. Заметим, что при построении схемы декодера следует ограничиться случаем обнаружения ошибок. На рисунке 10.3 и 10.4 [6] приведены упрощенные структурные схемы кодера и декодера. В курсовом проекте необходимо привести более подробные структурные схемы.

Рассмотрим построение и принцип действия кодера и декодера циклического (63,56) кода. Образующий (порождающий) полином

 g (x) = х⁷ +х⁴ +х³ +  х² +1.

3.1 Построим кодирующие устройства циклического кода

 Работа кодера на его выходе характеризуется следующими режимами [6, стр. 306 – 307]:

а) формирование k элементов информационной группы и одновременно деление полинома, отображающего информационную часть х^r m(х), на порождающий (образующий) полином g(х) с целью получения остатка от деления r(х);

б) формирование проверочных r элементов путем считывания их с ячеек схемы деления х^r m(х) на выход кодера.

Структурная схема кодера приведена на рисунке 1.

Цикл работы кодера для передачи n = 63 единичных элементов составляет n тактов. Тактовые сигналы формируются передающим распределителем, который на схеме не указан .

Первый режим работы кодера длится k = 56 тактов. От первого тактового импульса триггер Т занимает положение, при котором на его прямом выходе появляется сигнал "1", а на инверсном - сигнал "0". Сигналом "1" открываются ключи (логические схемы И) 1 и 3 . Сигналом "0" ключ 2 закрыт. В таком состоянии триггер и ключи находятся k+1 тактов, т.е. 57 тактов. За это время на выход кодера через открытый ключ 1 поступят 56 единичных элементов информационной группы k =56.

Одновременно через открытый ключ 3 информационные элементы поступают на устройство деления многочлена х^r m(х) на g(х).

Деление осуществляется сдвигающим регистром с числом ячеек, равным числу проверочных разрядов (степени порождающего полинома). В рассматриваемом случае число ячеек г=7. Число сумматоров в устройстве равно числу ненулевых членов g(х) минус единица (примечание на стр. 307

[6]). В нашем случае число сумматоров равно четырем. Сумматоры устанавливаются после ячеек, соответствующих ненулевым членам g(х). Поскольку все неприводимые полиномы имеют член х°=1, то соответствующий этому члену сумматор установлен перед ключом 3 (логической схемой И).

После k=56 тактов в ячейках устройства деления окажется записанным остаток от деления г(х).

При воздействии k+1= 57 тактового импульса триггер Т изменяет свое состояние: на инверсном выходе появляется сигнал "1", а на прямом - "0". Ключи 1 и 3 закрываются, а ключ 2 открывается. За оставшиеся r=7 тактов элементы остатка от деления (проверочная группа) через ключ 2 поступают на выход кодера, также начиная со старшего разряда.

    

Рисунок 1 - Структурная схема кодера

  

 

Рисунок 2 - Структурная схема декодера

 

3.2 Построим декодирующие устройства циклического кода

Функционирование схемы декодера (рисунок 2) сводится к следующему. Принятая кодовая комбинация, которая отображается полиномом Р(х) поступает в декодирующий регистр и одновременно в ячейки буферного регистра, который содержит k ячеек. Ячейки буферного регистра связаны через логические схемы "нет", пропускающие сигналы только при наличии "1" на первом входе и "О" - на втором (этот вход отмечен кружочком). На вход буферного регистра кодовая комбинация поступит через схему И₁. Этот ключ открывается с выхода триггера Т первым тактовым импульсом и закрывается k+1 тактовым импульсом (полностью аналогично работе триггера Т в схеме кодера) . Таким образом, после k=496 тактов информационная группа элементов будет записана в буферный регистр. Схемы НЕТ в режиме заполнения регистра открыты, ибо на вторые входы напряжение со стороны ключа И₂ не поступает.

Одновременно в декодирующем регистре происходит в продолжение всех n=63 тактов деление кодовой комбинации (полином Р(х) на порождающий полином g(х)). Схема декодирующего регистра полностью аналогична схеме деления кодера, которая подробно рассматривалась выше. Если в результате деления получится нулевой остаток - синдром S(х)=0, то последующие тактовые импульсы спишут информационные элементы на выход декодера.

При наличии ошибок в принятой комбинации синдром S(х) не равен 0. Это означает, что после n - го (63) такта хотя бы в одной ячейке декодирующего регистра будет записана “1”.Тогда на выходе схемы ИЛИ появится сигнал. Ключ 2 (схема И₂) сработает, схемы НЕТ буферного регистра закроются, а очередной тактовый импульс переведет все ячейки регистра в состояние "0". Неправильно принятая информация будет стерта. Одновременно сигнал стирания используется как команда на блокировку приемника и переспрос.

3.3 Определение количества передаваемой информации за время Т.

Пусть требуется передавать информацию за временной интервал Т, который называется темпом передачи информации. Критерий отказа tотк - это суммарная длительность всех неисправностей, которая допустима за время Т. Если время неисправностей за промежуток времени Т превысит t_отк, то система передачи данных будет находиться в состоянии отказа.

Следовательно, за время Тпер - t_отк можно передать С бит полезной информации. С учетом выбранных параметров кода

                                    W = R*B*(Tпер – t_отк)                                      (13)

где R - наибольшая относительная пропускная способность для выбранных параметров циклического кода.

Пример 1.

Определить W для рассчитанного ранее примера (R = 0.9038307, В=1200 бод, Т_пер=3,0 мин.,  t_отк=1.5 мин.)

                       W=0,9038307*1200*(180 - 90) = 97613,712 бит.

 3.4 Построение временной диаграммы работы системы.

Временная диаграмма работы системы должна быть построена по типу рисунка 12.15 [6]. Будем считать, что t_с = t_к , t_а.к.= t_а.с.= 0.5 t_к. Емкость накопителя М определяется по формуле (7). Помните, что для правильного построения диаграммы совершенно необходимо соблюдать временной масштаб и учитывать соотношение между величинами t_с , t_к , t_а.к., t_а.с., t_р.