
- •Электроника и микропроцессорная техника
- •1.Элементы математического аппарата цифровой техники
- •1.1.Системы счисления
- •1.2.Двоичная арифметика
- •1.3.Числовые коды
- •1.4.Алгебра логика
- •1.4.1.Аксиомы алгебры логики
- •1.4.2.Теоремы и тождества алгебры логики
- •1.5.Логические функции
- •1.5.1.Область определения логических функций
- •1.5.2.Таблица истинности
- •1.5.3.Логические функции одной переменной
- •1.5.4.Логические функции двух переменных
- •1.5.5.Теоремы разложения
- •1.6.Представление логической функции в виде сднф и скнф
- •1.6.1.Первичные термы
- •1.6.2.Минтермы и макстермы
- •1.6.3.Запись функции в виде сднф и скнф
- •1.6.4.Совершенные нормальные формы в базисах и-не и или-не
- •1.7.Минимизация логических функций
- •1.7.1.Конъюнктивные и дизъюнктивные термы
- •1.7.2.Правила минимизации логических функций
- •1.7.3.Минимизация функции с помощью карты Карно
- •2.7.2.Логические элементы с открытым коллектором
- •2.7.3.Логические элементы с открытым эмиттером
- •2.7.4.Логические элементы с третьим состоянием выходов
- •2.7.5.Применение лэ с открытым коллектором
- •3.2.Модели потенциальных схем (автоматов)
- •3.2.1.Основная модель асинхронного потенциального автомата
- •3.2.2.Основная модель синхронного автомата
- •3.2.3.Синтез асинхронных потенциальных триггеров и элементов памяти
- •3.2.4.Синтез синхронных триггеров
3.2.3.Синтез асинхронных потенциальных триггеров и элементов памяти
Любой такой триггер и ЭП полностью описывается функцией переходов
где Ii
– информационные входные сигналы,
значение выходного сигнала в данный
момент времени,
значение выходного сигнала в следующий
момент времени. Обычно используются
триггеры и ЭП с одним, двумя и тремя
информационными входами.
Асинхронный потенциальный элемент задержки, используемый в качестве ЭП в основной модели автомата, описывается функцией переходов
где
- входной информационный сигнал (D
–Delay – задержка),
и
- время задержки сигнала D
в ЭП.
Из выше приведенной функции следует,
что функция возбуждения элементов
задержки
Любой триггер представляет собой элементарный автомат, так как имеет только два внутренних состояния, характеризующихся значением выходного сигнала Q=1 или 0. Основным требованием к ЭП и триггерам является наличие в них полной системы переходов:
для каждого перехода 00; 01; 11; 10 должна существовать хотя бы одна комбинация значений входных сигналов, под воздействием которых происходят эти переходы.
Только при выполнении этого требования к ЭП можно из них синтезировать любой автомат. Триггер любого типа, как элементарный автомат, может быть синтезирован из ЭП любого наперед заданного типа. В частности, асинхронные потенциальные триггеры всех типов могут быть синтезированы на основе одного асинхронного потенциального элемента задержки, который имеет два внутренних состояния и обладает полной системой переходов.
Элемент памяти типа R-S имеет два информационных входа:
R – вход установки состояния Q=0;
S – вход установки состояния Q=1;
при условии, что значения R=1 и S=1 одновременно подавать запрещено.
На рисунке 3.3а, показана структурная схема автомата для синтеза ЭП типа R-S. Составив по словесному описанию функционирования ЭП таблицу истинности, получим алгебраическую запись функции в минимизированном виде.
Рис. 3.3
Второе соотношение указывает, что
запрещается одновременно подавать
значения R=1 и S=1.
Первое выражение используется для
построения схемы ЭП типа R-S
в базисе И-НЕ:
На рисунке 3.3б показана схема ЭП типа
R-S, выполненная
на ЛЭ И-НЕ.
Отличие триггера от ЭП состоит только в отсутствии асинхронного потенциального элемента задержки D. Замкнув обратную связь без элемента задержки D, получим схему триггера типа R-S.
Анализ схемы показывает, что триггер в
устойчивых состояниях имеет прямой Q
и инверсный
выходы. На рисунке представлены временные
диаграммы, поясняющие работу R-S
триггера, из который следует, что при
переходных процессах на время задержки
сигналов в одном ЛЭ И-НЕ выходные значения
сигналов равны 1.
Если алгебраическую функцию для триггера записать в МКНФ, то получится выражение:
Этому выражению соответствует схема
R-S триггера
выполненного на ЛЭ ИЛИ-НЕ. (Рис. 3.4,а)
Рис. 3.4
Условные графические обозначения синтезированных триггеров представлены на рисунках 3.3е, и 3.4в, эти триггеры имеют разные активные уровни входных информационных сигналов S и R).
Методика синтеза триггеров других типов аналогична изложенной методике. Элементы задержки в дальнейшем сразу будем исключать, так как они используются только в соответствующих ЭП. Использование же элементов задержки в триггерах существенно уменьшило бы их быстродействие.
Триггер типа D-L имеет два информационных входа: D (Data) и L (Load – загрузка), выходной сигнал которого принимает значение D при L=1, а при L=0 состояние триггера сохраняется независимо от значения D. Из таблицы истинности (Рис. 3.5а) с помощью карты Карно получим функцию переходов D-L триггера:
.
На основе данной функции схема имеет внутренние состязания, поэтому синтез будем осуществлять на основе следующей функции:
.
Представим данную функцию в базисе
И-НЕ:
,
получим схему (рис.3.5б) D-L
триггера, называемого триггером Эрла.
Этот триггер имеет наибольшее
быстродействие, так как имеет порядок
два при разрыве обратной связи с выхода
Q. Недостатком такого
триггера является отсутствие
выхода и необходимости одновременной
подачи на входы прямого и инверсного
сигнала L.
С помощью карты Карно для D-L
триггеров можно получить инверсную
функцию переходов свободную от состязаний
.
Преобразовав эту функцию к виду
,
получим схему D-L
триггера, выполненную на ЛЭ И-ИЛИ-НЕ.
Как показывает анализ, эта схема имеет
в устойчивом состоянии прямой и инверсный
Q выход, что необходимо
для триггеров с широкого назначения.
Рис. 3.5
Эту же функцию можно преобразовать к
следующему виду:
.
На основе ее спроектирована схема,
показанная на рис. 3.5в.
Из функции переходов D-L триггера при L=1 следует, что , т.е. триггер превращается в ЛЭ, выполняющий функцию повторителя и инвертора. Так как при L=1 любое изменение информационного сигнала D сразу же появляется на выходах Q.
Аналогичным способом синтезируются триггеры других типов, таких как D-L-R триггеров, схемы которых показаны на рисунках 3.6, 3.7.
Рис. 3.6
Рис. 3.7