Процессор административного модуля.

Процессор административного модуля (АР) выполняет те функции, которые могут быть наиболее экономично выполнены центральным устройством, такие как глобальное распределение ресурсов и управление обслуживанием. Два процессора административного модуля работают в дуплексном (активный \ резервный) режиме. При нормальной работе активный процессор осуществляет управление , а так же корректировку резервного процессора. Если активный процессор ошибается, то резервный может быть подключен к работе без потери данных.

Аппаратное обеспечение каждого процессора организовано с вполне достаточным запасом надежности, включая использование кодов детектирования и исправления ошибок и дублирование функций. Т.о. возникающие ошибки постоянно детектируются , что максимально увеличивает сохранность данных во время переключения на резервный процессор.

Функции процессора административного модуля по обработке вызовов заключаются в основном в выборе маршрута вызова и распределении ресурсов. Выбор маршрута вызова включает определение коммутационного модуля, к которому подключена данная линия или магистраль, и выбор свободной магистрали в группе магистралей. Процессор административного модуля также осуществляет распределение освободившихся ресурсов, таких как временные интервалы TMS.

Кроме того, процессор административного модуля выполняет множество функций , которые не имеют отношения к обработке вызовов, такие как детектирование сбоев, диагностика и исправление сбоев. В процессоре административного модуля есть схема контроля сбоев для их детектирования и выделения. Другие функции АР включают обработку административной информации и доступ к внешним информационным линиям и накопителю на дисках. Через АМ персонал станции может выполнять наблюдение, эксплуатацию, администрирование и обслуживание всех элементов системы на месте или дистанционно. Дисковая память обеспечивает надежное и гибкое общее хранение нерегулярно используемых программ и данных. При необходимости эти программы и данные передаются в память процессора административного модуля или у запоминающие устройства коммутационных модулей. В случае возникновения ошибки на обоих полках дублированного главного накопителя диск позволяет восстановить программы, а так же постоянные и полупостоянные данные.

Процессор ввода \ вывода.

Процессор ввода \ вывода (IOP), контролируемый процессором административного модуля, связан с главным постом управления и через информационные каналы с удаленными терминалами и с центрами эксплуатации и обслуживания. Он обеспечивает связь с устройствами визуального отображения (VDU) и принтерами, как главного поста управления (МСС) и другими автоматизированными рабочими местами., с приводами магнитной ленты.

Процессор ввода \ вывода имеет устройство сканирования и распределения сигналов, которое используется процессором административного модуля для сообщений о неисправностях станции и блоков.

Процессоры drx -4

Модуль MXC ( Module Exchange Controller) – выполняет обработку вызовов, диагностику неисправностей, передачу сообщений GNS, генерацию сигналов запуска кодеков периферийных плат. Кроме того, в банке памяти MXC хранятся таблицы трансляции и тарификации и база данных абонентов и соединительных линий.

Плата MXC содержит устройство счета ошибочных битов и сигнализирует о блокировке микропроцессора свечением красного светодиода, расположенного на передней панели.

CPU – микропроцессор типа 80188 ЕВ;

DSM – цифровая коммутационная матрица (8х8, 2048 Мбит/с);

EPROM, RAM, MVM – микросхемы соответственно ПЗУ на 1,2 Мбайта, ОЗУ объемом 256 Кбайт, из них 128 Кбайт – независимая память (NVM), а оставшиеся 128 Кбайт используются как оперативная память;

DTC (Digital Trunk Controller) – обеспечивает интерфейс внутристанционной сети со стандартным ИКМ каналом со скоростью 2048 Мбит/с и кодированием МЧПИ (HDB3).

Плата DTC управляется микропроцессором 80188ЕВ, работающим на частоте 16 МГц.

Плата содержит:

• ПЗУ емкостью 1,2 Мбайт, ОЗУ емкостью 528 Кбайт и энергонезависимую память емкостью 128 Кбайт;

• устройство счета ошибочных битов сигнализируют о блокировке микропроцессора свечением красного светодиода, расположенного на передней панели;

UTR (Universal Transmitter Receiver) – осуществляет анализ (распознавание) и генерацию тональных сигналов. Распознаваемый сигнал, полученный во внутренней шине модуля UTR, анализируется и записывается в цифровой регистр. После чего характеристики сигнала посылаются в MXC (или DTC).

Здесь используются следующие обозначения:

CPU – микропроцессор типа 18031С31, посылает команды для цифровой обработки сигнала;

DSP – сигнальный процессор, анализирующий распознаваемый сигнал;

DUAL PORT RAM – ОЗУ.

PROGRAM MEMORY, DATA MEMORY – ПЗУ.

На плате UTR расположены два цифровых сигнальных процессора (DSP), работающих независимо друг от друга.