6. Пространство ввода-вывода.

Процессоры семейства 8086 имеют раздельную адресацию памяти и портов ввода-вывода. В циклах ввода-вывода формир-ся сигналы IORD#, IOWR#.

Эти сигналы и отличают пространство адресов ввода-вывода от пространства адресов памяти. Для бращения процессора к пр-ву ввода-вывода существует всего 4 команды:

1. чтение из регистра – IN

2. запись в регистр – OUT

3. ввод из порта в элемент строки – INS

4. вывод элемента из строки памяти в порт-- OUTS

3 и 4 появились в процессоре с 80286.

Обмен данными с портами который использует строковые инструкции ввода-вывода получил название PIO.

Скорость такого обмена превышает скорость обмена в режиме PDP, но в отличие от PDP обмен происходит с участием процессора.

Разрядность слова передав-го за одну инструкцию (команду) может составлять 8-16 или 32 разряда при этом кол-во циклов обмена зависит от выравненности данных по границе слова.

Инструкция ввода-вывода предусматривает непосред-но 8-разрядную адресацию портов или косвенную через регистр DX, содержащий 16-разрядный адрес порта.

При 8-разрядной адресации старшие разряды адреса всегда = ‘0’. В этом случае можно адресовать до 256 портов ввода вывода, адреса которых расположены в диапазоне от 0 до FFh. При 16-разрядной адресации возможен доступ ко всему пространству адресов ввода-вывода имеющему размер адресов 64 k. В этом случае доступны адреса от 0 до FFFFh.

В оригинальном компьютере IBM PC портов ввода-вывода из 16 разрядов использовалась только младшие 10.

В результате чего обеспеч-ся доступ к портов в доступ к портам в диапазоне от 0 до 3FFh. Старшие разряды адреса хотя и поступают на шину адреса – устройствами игнарируются. Врезультате обращения к нескольким разным адресам воспринимается устройствами одинаково.

Пример: 378h, 778h, B78h, F78h – восприн-ся одинаково.

Данная экономия быоа сделана с целью упрощения схемы. Причем упрощалась как системная плата так и плата адаптеров ввода вывода.

Адреса портов выбирались таким образом чтобы в них содержалось как можно больше единиц и нулей, при этом дешефрация адреса получается проще. В адаптнрах шины PCI использ-ся все 16-разрядных адреса. На современных системных платах также использ-ся полная 16-разрядная адресация.

В реальном режиме работы процессора доступно всё пространство адресов ввода-вывода. В защищенном режиме при 32- разрядной адресации имеется возможность ограничения допустимого пр-ва ввода-вывода программно определяя его макс-й размер (от 0 до 64k).

Внутри разрешенной области может быть разрешен или запрещен доступ к каждому конкретному адресу. Производится это с помощью записи в дискрипторную таблицу задачи. Несколько портов могут иметь совпадающие адреса и операции записи все они будут нормально обрабатывать одновременно.

При чтении если порт с одинаковыми адресами находятся на одной шине то возникает конфликт. В этом конфликте при прочих одинаковых условиях побеждает порт выводящий логический ‘0’. Если порты с одинаковыми адресами наход-ся на разных шинах, то конфликта не будет, т.к. шина разделяется буферами данных. Каждой шине назначается своя область адресов ввода и дешефратор адресов, располг-ся на системной плате открывает буфепы только одной шине.

При записи в порты располож-е на разных шинах, имеющие одинаковый адрес, синхросигнал записи обычно распростр-ся по всем шинам компьютера, поэтому запись будет воспроизведена во все устройства. Если переферийные устройства располог-ся на системной плате, то чтение по адресам этих устройств не распрост-ся на шину расширения.

Для современных плат со встроенной переферией и несколькими шинами распределением адресов портов управляет BIOS (,базавая система ввода-вывода) Это управление производится через регистр конфигурации ципсета. За счет этого можно отключить устройство на системной плате при установке более лучшего устройства на плате расширения.

Данное правило действует и для памяти, но практически с конфликтными сетуациями при работе с портами ввода-вывода.

По сложившейся с годами традиции вырабатался стандартный набор устройств ввода-вывода. За ними закреплены постоянные адреса портов ввода-вывода и другие устройства не должны занимать эти адреса.